- Timestamp:
- Jul 3, 2020, 7:19:17 PM (4 years ago)
- File:
-
- 1 edited
Legend:
- Unmodified
- Added
- Removed
-
EcnlProtoTool/trunk/asp3_dcre/target/gr_peach_gcc/target_user.txt
r331 r429 3 3 GR-PEACH依存部 ユーザーズマニュアル 4 4 5 対応バージョン: Release 3. 16 最終更新: 201 6年4月2日5 対応バージョン: Release 3.5.0 6 最終更新: 2019年10月6日 7 7 8 8 このドキュメントは,TOPPERS/ASP3カーネルのGR-PEACHターゲット依存部を使 … … 14 14 Advanced Standard Profile Kernel 15 15 16 Copyright (C) 2008-201 6by Embedded and Real-Time Systems Laboratory16 Copyright (C) 2008-2019 by Embedded and Real-Time Systems Laboratory 17 17 Graduate School of Information Science, Nagoya Univ., JAPAN 18 18 19 上記著作権者は,以下の(1) 〜(4)の条件を満たす場合に限り,本ソフトウェ19 上記著作権者は,以下の(1)~(4)の条件を満たす場合に限り,本ソフトウェ 20 20 ア(本ソフトウェアを改変したものを含む.以下同じ)を使用・複製・改 21 21 変・再配布(以下,利用と呼ぶ)することを無償で許諾する. … … 46 46 の責任を負わない. 47 47 48 $Id: target_user.txt 1 145 2017-02-06 04:26:43Z coas-nagasima$48 $Id: target_user.txt 1280 2019-10-06 01:47:52Z ertl-hiro $ 49 49 ---------------------------------------------------------------------- 50 50 … … 57 57 58 58 ○目次 59 60 1.GR-PEACHターゲット依存部の概要 61 1.1 対応するターゲットシステムとターゲット略称 62 1.2 ターゲット依存部の構成 63 1.3 依存している個別パッケージのバージョン番号 64 1.4 開発環境/デバッグ環境と動作確認条件 65 1.5 メモリマップ 66 2.ターゲット定義事項の規定 67 3.ドライバ関連の情報 68 3.1 タイマドライバ 69 3.2 シリアルインタフェースドライバ 70 3.3 システムログの低レベル出力 71 4.システム構築手順と実行手順 72 4.1 ROM実行の場合の構築手順と実行手順 73 4.2 RAM実行の場合の構築手順と実行手順 74 4.3 ドライバのインストール 75 5.リファレンス 76 5.1 ディレクトリ構成・ファイル構成 77 5.2 バージョン履歴 59 78 60 79 … … 98 117 arm_gcc/doc/ ARM依存部に関するドキュメント 99 118 gcc/ GCC開発環境依存部 100 tracelog/ トレースログ記録のサンプルコード101 119 102 120 1.3 依存している個別パッケージのバージョン番号 103 121 104 GR-PEACHターゲット依存部(バージョン 3. 1.0)の個別パッケージが依存して122 GR-PEACHターゲット依存部(バージョン 3.4.0)の個別パッケージが依存して 105 123 いる個別パッケージと,動作確認を行ったバージョンは次の通り. 106 124 107 125 個別パッケージの名称 バージョン 個別パッケージファイル名 108 126 ------------------------------------------------------------------ 109 ターゲット非依存部 3. 1.0 asp3-3.1.0.tar.gz127 ターゲット非依存部 3.4.0 asp3-3.4.0.tar.gz 110 128 111 129 1.4 開発環境/デバッグ環境と動作確認条件 112 130 113 開発環境として,以下のURLからプリビルド版をダウンロードすることができる 114 GCC ARM Embeddedを用いている. 115 116 https://launchpad.net/gcc-arm-embedded/ 131 開発環境として,以下のURLからプリビルド版をダウンロードすることができ 132 るGNU ARM Embedded Toolchainを用いている(Cortex-MとCortex-R向けの開発 133 環境であるが,Cortex-A向けにも使用できる). 134 135 https://developer.arm.com/open-source/gnu-toolchain/gnu-rm 117 136 118 137 動作確認を行ったバージョンは次の通り. 119 138 120 gcc: version 4.8.3 20140228121 binutils(objcopy,objdump):2. 23.2.20140228122 123 デバッグ環境として,オンボードのCMSIS-DAPから,OpenOCDを経由して,GDB を124 用いる環境で動作確認を行っている.動作確認を行ったデバッグ環境のバージョ 125 ンは次の通り.139 gcc: 7.3.1 20180622 140 binutils(objcopy,objdump):2.30.0.20180329 141 142 デバッグ環境として,オンボードのCMSIS-DAPから,OpenOCDを経由して,GDB 143 を用いる環境で動作確認を行っている.動作確認を行ったデバッグ環境のバー 144 ジョンは次の通り. 126 145 127 146 gdb: 7.6.0.20140228-cvs 128 147 openocd: 0.10.0-dev-00287-g85cec24 129 148 130 古いバージョンのOpenOCDでは正しく動作しないことが報告されているため,注 131 意が必要である. 132 133 GUIベースの開発環境/デバッグ環境として,Atollic TrueStudioを用いること 134 ができる. 149 新しいgdb(8.1.0.20180315-git)を使用したところ,OpenOCDとうまく接続で 150 きなかったため,やや古いgdbを使用している.また,異なるバージョンの 151 OpenOCDでは正しく動作しないことが報告されているため,注意が必要である. 152 153 GUIベースの開発環境/デバッグ環境として,Atollic TrueSTUDIOを用いるこ 154 とができる. 135 155 136 156 1.5 メモリマップ … … 143 163 0xe8000000 - 0xffffffff:I/O領域(384MB),予約領域を含む 144 164 145 内蔵SRAM領域の先頭の16KBは,ブートローダを置くために使用する. 165 シリアルフラッシュメモリの先頭の16KBは,ブートローダを置くために使用す 166 る. 146 167 147 168 RAM実行の場合は,以下のメモリマップを想定している. 148 169 149 0x20000000 - 0x200fffff: 内蔵SRAM(1MB)… ROM領域として使用150 0x20100000 - 0x209fffff: 内蔵SRAM(9MB)170 0x20000000 - 0x200fffff:ROMとみなす内蔵SRAM領域(1MB) 171 0x20100000 - 0x209fffff:RAMとみなす内蔵SRAM領域(9MB) 151 172 0x3fe00000 - 0x3fffffff:I/O領域(2MB),予約領域を含む 152 173 0xe8000000 - 0xffffffff:I/O領域(384MB),予約領域を含む … … 156 177 157 178 メモリマップを変更する場合には,target_kernel_impl.cとgr_peach_rom.ld 158 (または,pr_peach_ram. kd)を修正する必要がある.179 (または,pr_peach_ram.ld)を修正する必要がある. 159 180 160 181 … … 164 185 装されている.ARMコア依存部およびRZ/A1チップ依存部におけるターゲット定 165 186 義事項の規定については,「ARM依存部 ユーザーズマニュアル」を参照するこ 166 と. それらの規定以外に,GR-PEACHターゲット定義の事項はない.187 と. 167 188 168 189 … … 180 201 コミュニケーションインタフェースをサポートしている. 181 202 182 USB経由でホストと接続できるポートは,SCIFのチャネル2(チャネル番号は0か 183 ら始まるので,ポート3に相当)である.一方,sample1.cdlでは,ログタスク 184 およびサンプルプログラムが使うポートがポート1となっているため,ポート1 185 とポート3を入れ換えている.すなわち,シリアルインタフェースドライバのポー 186 ト1がSCIFのチャネル2,ポート2がチャネル1,ポート3がチャネル0,ポート4が 187 チャネル3,…に対応している. 203 GR-PEACHでUSB経由でホストと接続できるポートは,SCIFのチャネル2(チャネ 204 ル番号は0から始まるので,ポート3に相当)である.一方,サンプルプログラ 205 ム(sample1.cdl)では,ログタスクおよびサンプルプログラムが使うポート 206 がポート1となっているため,ポート1とポート3を入れ換えている.すなわち, 207 シリアルインタフェースドライバのポート1がSCIFのチャネル2,ポート2がチャ 208 ネル1,ポート3がチャネル0,ポート4がチャネル3,…に対応している.この 209 対応を変更するには,tSIOPortGRPeach.cdlを修正する必要がある. 210 211 各ポートは,以下の通りに設定している. 188 212 189 213 ボーレート:115200bps … … 191 215 パリティ:なし 192 216 ストップビット:1ビット 193 フロー制御:なし 194 195 この対応を変更するには,tSIOPortGRPeach.cdlを修正する必要がある.217 218 この設定は,RZ/A1チップ依存部で行っているが,tSIOPortGRPeach.cdlを修正 219 することで変更することができる. 196 220 197 221 3.3 システムログの低レベル出力 … … 292 316 renesas_rza1h_swd.cfg OpenOCDの起動スクリプト 293 317 sf_boot.c ブートローダ(ROM実行用) 294 tPutLogGRPeach.c システムログの低レベル出力295 tPutLogGRPeach.cdl システムログの低レベル出力のコンポーネント記述296 318 tSIOPortGRPeach.cdl シリアルインタフェースドライバのターゲット 297 319 依存部(GR-PEACH用)のコンポーネント記述 298 tSIOPortGRPeachMain_inline.h シリアルインタフェースドライバの299 ターゲット依存部(GR-PEACH用)300 320 target.cdl コンポーネント記述ファイルのターゲット依存部 301 321 target_cfg1_out.h cfg1_out.cのリンクに必要なスタブの定義 … … 322 342 323 343 2016年5月15日 Release 3.1.0 最初の一般公開 344 2017年7月21日 Release 3.2.0 345 2018年4月19日 Release 3.3.0 346 2019年3月20日 Release 3.4.0 347 2019年10月6日 Release 3.5.0 324 348 325 349 以上
Note:
See TracChangeset
for help on using the changeset viewer.