[26] | 1 | /*
|
---|
| 2 | * TOPPERS/JSP Kernel
|
---|
| 3 | * Toyohashi Open Platform for Embedded Real-Time Systems/
|
---|
| 4 | * Just Standard Profile Kernel
|
---|
| 5 | *
|
---|
| 6 | * Copyright (C) 2000-2004 by Embedded and Real-Time Systems Laboratory
|
---|
| 7 | * Toyohashi Univ. of Technology, JAPAN
|
---|
| 8 | * Copyright (C) 2001-2004 by Industrial Technology Institute,
|
---|
| 9 | * Miyagi Prefectural Government, JAPAN
|
---|
| 10 | * Copyright (C) 2003-2004 by CHUO ELECTRIC WORKS Co.,LTD.
|
---|
| 11 | *
|
---|
| 12 | * ä¸è¨èä½æ¨©è
|
---|
| 13 | ã¯ï¼ä»¥ä¸ã® (1)ã(4) ã®æ¡ä»¶ãï¼Free Software Foundation
|
---|
| 14 | * ã«ãã£ã¦å
|
---|
| 15 | ¬è¡¨ããã¦ãã GNU General Public License ã® Version 2 ã«è¨
|
---|
| 16 | * è¿°ããã¦ããæ¡ä»¶ãæºããå ´åã«éãï¼æ¬ã½ããã¦ã§ã¢ï¼æ¬ã½ããã¦ã§ã¢
|
---|
| 17 | * ãæ¹å¤ãããã®ãå«ãï¼ä»¥ä¸åãï¼ã使ç¨ã»è¤è£½ã»æ¹å¤ã»åé
|
---|
| 18 | å¸ï¼ä»¥ä¸ï¼
|
---|
| 19 | * å©ç¨ã¨å¼ã¶ï¼ãããã¨ãç¡åã§è¨±è«¾ããï¼
|
---|
| 20 | * (1) æ¬ã½ããã¦ã§ã¢ãã½ã¼ã¹ã³ã¼ãã®å½¢ã§å©ç¨ããå ´åã«ã¯ï¼ä¸è¨ã®èä½
|
---|
| 21 | * 権表示ï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨ã®ç¡ä¿è¨¼è¦å®ãï¼ãã®ã¾ã¾ã®å½¢ã§ã½ã¼
|
---|
| 22 | * ã¹ã³ã¼ãä¸ã«å«ã¾ãã¦ãããã¨ï¼
|
---|
| 23 | * (2) æ¬ã½ããã¦ã§ã¢ãï¼ã©ã¤ãã©ãªå½¢å¼ãªã©ï¼ä»ã®ã½ããã¦ã§ã¢éçºã«ä½¿
|
---|
| 24 | * ç¨ã§ããå½¢ã§åé
|
---|
| 25 | å¸ããå ´åã«ã¯ï¼åé
|
---|
| 26 | å¸ã«ä¼´ãããã¥ã¡ã³ãï¼å©ç¨
|
---|
| 27 | * è
|
---|
| 28 | ããã¥ã¢ã«ãªã©ï¼ã«ï¼ä¸è¨ã®èä½æ¨©è¡¨ç¤ºï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨
|
---|
| 29 | * ã®ç¡ä¿è¨¼è¦å®ãæ²è¼ãããã¨ï¼
|
---|
| 30 | * (3) æ¬ã½ããã¦ã§ã¢ãï¼æ©å¨ã«çµã¿è¾¼ããªã©ï¼ä»ã®ã½ããã¦ã§ã¢éçºã«ä½¿
|
---|
| 31 | * ç¨ã§ããªãå½¢ã§åé
|
---|
| 32 | å¸ããå ´åã«ã¯ï¼æ¬¡ã®ããããã®æ¡ä»¶ãæºããã
|
---|
| 33 | * ã¨ï¼
|
---|
| 34 | * (a) åé
|
---|
| 35 | å¸ã«ä¼´ãããã¥ã¡ã³ãï¼å©ç¨è
|
---|
| 36 | ããã¥ã¢ã«ãªã©ï¼ã«ï¼ä¸è¨ã®è
|
---|
| 37 | * ä½æ¨©è¡¨ç¤ºï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨ã®ç¡ä¿è¨¼è¦å®ãæ²è¼ãããã¨ï¼
|
---|
| 38 | * (b) åé
|
---|
| 39 | å¸ã®å½¢æ
|
---|
| 40 | ãï¼å¥ã«å®ããæ¹æ³ã«ãã£ã¦ï¼TOPPERSããã¸ã§ã¯ãã«
|
---|
| 41 | * å ±åãããã¨ï¼
|
---|
| 42 | * (4) æ¬ã½ããã¦ã§ã¢ã®å©ç¨ã«ããç´æ¥çã¾ãã¯éæ¥çã«çãããããªãæ
|
---|
| 43 | * 害ãããï¼ä¸è¨èä½æ¨©è
|
---|
| 44 | ããã³TOPPERSããã¸ã§ã¯ããå
|
---|
| 45 | 責ãããã¨ï¼
|
---|
| 46 | *
|
---|
| 47 | * æ¬ã½ããã¦ã§ã¢ã¯ï¼ç¡ä¿è¨¼ã§æä¾ããã¦ãããã®ã§ããï¼ä¸è¨èä½æ¨©è
|
---|
| 48 | ã
|
---|
| 49 | * ãã³TOPPERSããã¸ã§ã¯ãã¯ï¼æ¬ã½ããã¦ã§ã¢ã«é¢ãã¦ï¼ãã®é©ç¨å¯è½æ§ã
|
---|
| 50 | * å«ãã¦ï¼ãããªãä¿è¨¼ãè¡ããªãï¼ã¾ãï¼æ¬ã½ããã¦ã§ã¢ã®å©ç¨ã«ããç´
|
---|
| 51 | * æ¥çã¾ãã¯éæ¥çã«çãããããªãæ害ã«é¢ãã¦ãï¼ãã®è²¬ä»»ãè² ããªãï¼
|
---|
| 52 | *
|
---|
| 53 | */
|
---|
| 54 |
|
---|
| 55 | /*
|
---|
| 56 | * SH1å
|
---|
| 57 | èµã·ãªã¢ã«ã³ãã¥ãã±ã¼ã·ã§ã³ã¤ã³ã¿ãã§ã¼ã¹SCIç¨ ç°¡æãã©ã¤ã
|
---|
| 58 | * (æ ª)ä¸å¤®è£½ä½æ製μITRONæè¼SH1CPUãã¼ãç¨
|
---|
| 59 | *ãããã
|
---|
| 60 | * SCI0(RS232C)/SCI1(RS485)ãµãã¼ã
|
---|
| 61 | *
|
---|
| 62 | *ããããsh1sci.{c,h}ã¨hw_serial.hã®åå²ã®åºæº
|
---|
| 63 | *ããããããã»sh1sci.{c,h}ï¼ã·ãªã¢ã«ããã¤ã¹ã«ä¾åããé¨åã®ã¿è¨è¿°
|
---|
| 64 | *ããããããã»hw_serial.hï¼å²è¾¼ã¿ã³ã³ããã¼ã©ä¾å
|
---|
| 65 | *ãããããã
|
---|
| 66 | *ããããããã»ã¯ããã¯å¨æ³¢æ°ä¾åã«ã¤ãã¦
|
---|
| 67 | *ããããããããã»ããã¤ã¹ä¾åã®ãã©ã¡ã¼ã¿ã¯sh1sci.cå
|
---|
| 68 | ã§ç¨æããã
|
---|
| 69 | *ããããããããã»å¤§å
|
---|
| 70 | ã®ã¯ããã¯å¨æ³¢æ°ã¯ã³ã³ãã¤ã«ãªãã·ã§ã³ã¨ãã¦ä¸ãã
|
---|
| 71 | */
|
---|
| 72 |
|
---|
| 73 | #include <s_services.h>
|
---|
| 74 | #include <sh1sci2.h>
|
---|
| 75 |
|
---|
| 76 | /*
|
---|
| 77 | * ã³ã³ããã¼ã«ã¬ã¸ã¹ã¿ã®ã¢ãã¬ã¹ ï¼ãã¹ã¦1ãã¤ããµã¤ãºï¼
|
---|
| 78 | */
|
---|
| 79 | /* ãã£ãã«0 */
|
---|
| 80 | #define SCI_SMR0 (VB *)0x5fffec0 /* ã·ãªã¢ã«ã¢ã¼ãã¬ã¸ã¹ã¿ */
|
---|
| 81 | #define SCI_BRR0 (VB *)0x5fffec1 /* ãããã¬ã¼ãã¬ã¸ã¹ã¿ */
|
---|
| 82 | #define SCI_SCR0 (VB *)0x5fffec2 /* ã·ãªã¢ã«ã³ã³ããã¼ã«ã¬ã¸ã¹ã¿ */
|
---|
| 83 | #define SCI_TDR0 (VB *)0x5fffec3 /* ãã©ã³ã¹ããããã¼ã¿ã¬ã¸ã¹ã¿ */
|
---|
| 84 | #define SCI_SSR0 (VB *)0x5fffec4 /* ã·ãªã¢ã«ã¹ãã¼ã¿ã¹ã¬ã¸ã¹ã¿ */
|
---|
| 85 | #define SCI_RDR0 (VB *)0x5fffec5 /* ã¬ã·ã¼ããã¼ã¿ã¬ã¸ã¹ã¿ */
|
---|
| 86 |
|
---|
| 87 | /* ãã£ãã«1 */
|
---|
| 88 | #define SCI_SMR1 (VB *)0x5fffec8 /* ã·ãªã¢ã«ã¢ã¼ãã¬ã¸ã¹ã¿ */
|
---|
| 89 | #define SCI_BRR1 (VB *)0x5fffec9 /* ãããã¬ã¼ãã¬ã¸ã¹ã¿ */
|
---|
| 90 | #define SCI_SCR1 (VB *)0x5fffeca /* ã·ãªã¢ã«ã³ã³ããã¼ã«ã¬ã¸ã¹ã¿ */
|
---|
| 91 | #define SCI_TDR1 (VB *)0x5fffecb /* ãã©ã³ã¹ããããã¼ã¿ã¬ã¸ã¹ã¿ */
|
---|
| 92 | #define SCI_SSR1 (VB *)0x5fffecc /* ã·ãªã¢ã«ã¹ãã¼ã¿ã¹ã¬ã¸ã¹ã¿ */
|
---|
| 93 | #define SCI_RDR1 (VB *)0x5fffecd /* ã¬ã·ã¼ããã¼ã¿ã¬ã¸ã¹ã¿ */
|
---|
| 94 |
|
---|
| 95 | /*
|
---|
| 96 | * ã³ã³ããã¼ã«ã¬ã¸ã¹ã¿ã®è¨å®å¤
|
---|
| 97 | */
|
---|
| 98 | /* ã·ãªã¢ã«ã¹ãã¼ã¿ã¹ã¬ã¸ã¹ã¿SSRã®åããã */
|
---|
| 99 | #define SSR_TDRE 0x80u /* ãã©ã³ã¹ããããã¼ã¿ã¬ã¸ã¹ã¿ã¨ã³ãã㣠*/
|
---|
| 100 | #define SSR_RDRF 0x40u /* ã¬ã·ã¼ããã¼ã¿ã¬ã¸ã¹ã¿ãã« */
|
---|
| 101 | #define SSR_ORER 0x20u /* ãªã¼ãã¼ã©ã³ã¨ã©ã¼ */
|
---|
| 102 | #define SSR_FER 0x10u /* ãã¬ã¼ãã³ã°ã¨ã©ã¼ */
|
---|
| 103 | #define SSR_PER 0x08u /* ããªãã£ã¨ã©ã¼ */
|
---|
| 104 | #define SSR_TEND 0x04u /* ãã©ã³ã¹ãããã¨ã³ã */
|
---|
| 105 | #define SSR_MPB 0x02u /* ãã«ãããã»ããµããã */
|
---|
| 106 | #define SSR_MPBT 0x01u /* ãã«ãããã»ããµããããã©ã³ã¹ãã¡ */
|
---|
| 107 |
|
---|
| 108 | /* ã·ãªã¢ã«ã³ã³ããã¼ã«ã¬ã¸ã¹ã¿SCRã®åããã */
|
---|
| 109 | #define SCR_TIE 0x80u /* ãã©ã³ã¹ãããã¤ã³ã¿ã©ããã¤ãã¼ãã« */
|
---|
| 110 | #define SCR_RIE 0x40u /* ã¬ã·ã¼ãã¤ã³ã¿ã©ããã¤ãã¼ãã« */
|
---|
| 111 | #define SCR_TE 0x20u /* ãã©ã³ã¹ãããã¤ãã¼ãã« */
|
---|
| 112 | #define SCR_RE 0x10u /* ã¬ã·ã¼ãã¤ãã¼ãã« */
|
---|
| 113 | #define SCR_MPIE 0x08u /* ãã«ãããã»ããµã¤ã³ã¿ã©ããã¤ãã¼ãã« */
|
---|
| 114 | /* ãã©ã³ã¹ãããã¨ã³ãã¤ã³ã¿ã©ãã */
|
---|
| 115 | #define SCR_TEIE 0x04u /* ã¤ãã¼ãã« */
|
---|
| 116 | #define SCR_CKE_MASK 0x03u /* ã¯ããã¯ã½ã¼ã¹é¸æç¨ãã¹ã¯ */
|
---|
| 117 | #define SCR_CKE 0x00u /* ã¯ããã¯ã¤ãã¼ãã« */
|
---|
| 118 | /* 調æ©åæå¼ã®ã¨ã */
|
---|
| 119 | /* å
|
---|
| 120 | é¨ã¯ããã¯ä½¿ç¨ */
|
---|
| 121 | /* åºåãªã */
|
---|
| 122 |
|
---|
| 123 | /* ã·ãªã¢ã«ã¢ã¼ãã¸ã¹ã¿SMRã®åããã */
|
---|
| 124 | /* ã³ãã¥ãã±ã¼ã·ã§ã³ã¢ã¼ã */
|
---|
| 125 | #define SMR_CA_CLOCK 0x80u /* ã¯ããã¯åæå¼ */
|
---|
| 126 | #define SMR_CA_ASYNC 0x00u /* 調æ©åæå¼é */
|
---|
| 127 | /* 調æ©åæå¼éä¿¡æ¹ï¼Asynchronous Communication method */
|
---|
| 128 | /* ãã£ã©ã¯ã¿ã¬ã³ã°ã¹ */
|
---|
| 129 | #define SMR_CHR8 0x00u /* 8ããã */
|
---|
| 130 | #define SMR_CHR7 0x40u /* 7ããã */
|
---|
| 131 | /* ããªãã£ã¤ãã¼ãã« */
|
---|
| 132 | #define SMR_PE 0x20u /* ããªãã£ãã */
|
---|
| 133 | #define SMR_PE_NON 0x00u /* ããªãã£ãªã */
|
---|
| 134 | #define SMR_OE_ODD 0x10u /* ããªãã£ã¢ã¼ãï¼å¥æ°ããªãã£ï¼*/
|
---|
| 135 | #define SMR_STOP2 0x08u /* ã¹ããããããã¬ã³ã°ã¹ï¼2 */
|
---|
| 136 | #define SMR_STOP1 0x00u /* ã¹ããããããã¬ã³ã°ã¹ï¼1 */
|
---|
| 137 | #define SMR_MP 0x04u /* ãã«ãããã»ããµã¢ã¼ã */
|
---|
| 138 |
|
---|
| 139 | /*
|
---|
| 140 | * ã·ãªã¢ã«ã³ã³ããã¼ã«ã¬ã¸ã¹ã¿ã®ãã¼ã¹ããã®ãªãã»ãã
|
---|
| 141 | */
|
---|
| 142 | #define SMR (VB *)0x0 /* ã·ãªã¢ã«ã¢ã¼ãã¬ã¸ã¹ã¿ */
|
---|
| 143 | #define BRR (VB *)0x1 /* ãããã¬ã¼ãã¬ã¸ã¹ã¿ */
|
---|
| 144 | #define SCR (VB *)0x2 /* ã·ãªã¢ã«ã³ã³ããã¼ã«ã¬ã¸ã¹ã¿ */
|
---|
| 145 | #define TDR (VB *)0x3 /* ãã©ã³ã¹ããããã¼ã¿ã¬ã¸ã¹ã¿ */
|
---|
| 146 | #define SSR (VB *)0x4 /* ã·ãªã¢ã«ã¹ãã¼ã¿ã¹ã¬ã¸ã¹ã¿ */
|
---|
| 147 | #define RDR (VB *)0x5 /* ã¬ã·ã¼ããã¼ã¿ã¬ã¸ã¹ã¿ */
|
---|
| 148 |
|
---|
| 149 | /*
|
---|
| 150 | * ã¯ããã¯å¨æ³¢æ°ä¾å
|
---|
| 151 | * ã¯ããã¯å¨æ³¢æ°ã¯19.6608MHz
|
---|
| 152 | */
|
---|
| 153 | /*
|
---|
| 154 | * ãã£ãã«0:åå¨æ¯ã¨ãããã¬ã¼ãã®è¨å®
|
---|
| 155 | */
|
---|
| 156 | #if CONFIG_BAUD == 9600
|
---|
| 157 | /*
|
---|
| 158 | * ã¯ãã㯠ã19.6608MHz
|
---|
| 159 | * ãããã¬ã¼ãã9600bps
|
---|
| 160 | *
|
---|
| 161 | * ãn=0(åå¨ããªãã®ã§ãã®ã¾ã¾)
|
---|
| 162 | * ãN=63ã§èª¤å·®0%
|
---|
| 163 | * ãã£ã¦ã
|
---|
| 164 | * ãã·ãªã¢ã«ã¢ã¼ãã¬ã¸ã¹ã¿SMRã®ã¯ããã¯ã»ã¬ã¯ããããCKS=00
|
---|
| 165 | * ããããã¬ã¼ãã¬ã¸ã¹ã¿BRR=63
|
---|
| 166 | */
|
---|
| 167 | #define SMR_CKS_0 0x0u /* åå¨æ¯ */
|
---|
| 168 | #define SCI_BRR_0 63u /* ãããã¬ã¼ã */
|
---|
| 169 | /*
|
---|
| 170 | * ãã¼ã¬ã¼ãè¨å®å¾ãã¯ããã¯ãå®å®ããã¾ã§ã®å¾
|
---|
| 171 | ã¡æé
|
---|
| 172 | * ãï¼æåã®1ãããåï¼ã
|
---|
| 173 | * BPS=9600bpsã®å ´å
|
---|
| 174 | * ãt = 1 / BPS = 104,167 = 105,000[nsec]
|
---|
| 175 | */
|
---|
| 176 | #define SH1SCI_DELAY0 105000
|
---|
| 177 |
|
---|
| 178 | #elif CONFIG_BAUD == 19200
|
---|
| 179 | /*
|
---|
| 180 | * ã¯ãã㯠ã19.6608MHz
|
---|
| 181 | * ãããã¬ã¼ãã19200bps
|
---|
| 182 | *
|
---|
| 183 | * ãn=0(åå¨ããªãã®ã§ãã®ã¾ã¾)
|
---|
| 184 | * ãN=31ã§èª¤å·®0%
|
---|
| 185 | * ãã£ã¦ã
|
---|
| 186 | * ãã·ãªã¢ã«ã¢ã¼ãã¬ã¸ã¹ã¿SMRã®ã¯ããã¯ã»ã¬ã¯ããããCKS=00
|
---|
| 187 | * ããããã¬ã¼ãã¬ã¸ã¹ã¿BRR=31
|
---|
| 188 | */
|
---|
| 189 | #define SMR_CKS_0 0x0u /* åå¨æ¯ */
|
---|
| 190 | #define SCI_BRR_0 31u /* ãããã¬ã¼ã */
|
---|
| 191 | /*
|
---|
| 192 | * ãã¼ã¬ã¼ãè¨å®å¾ãã¯ããã¯ãå®å®ããã¾ã§ã®å¾
|
---|
| 193 | ã¡æé
|
---|
| 194 | * ãï¼æåã®1ãããåï¼ã
|
---|
| 195 | * BPS=19200bpsã®å ´å
|
---|
| 196 | * ãt = 1 / BPS = 52,083 = 53,000[nsec]
|
---|
| 197 | */
|
---|
| 198 | #define SH1SCI_DELAY0 53000
|
---|
| 199 |
|
---|
| 200 | #elif CONFIG_BAUD == 38400
|
---|
| 201 | /*
|
---|
| 202 | * ã¯ãã㯠ã19.6608MHz
|
---|
| 203 | * ãããã¬ã¼ãã38400bps
|
---|
| 204 | *
|
---|
| 205 | * ãn=0(åå¨ããªãã®ã§ãã®ã¾ã¾)
|
---|
| 206 | * ãN=15ã§èª¤å·®0%
|
---|
| 207 | * ãã£ã¦ã
|
---|
| 208 | * ãã·ãªã¢ã«ã¢ã¼ãã¬ã¸ã¹ã¿SMRã®ã¯ããã¯ã»ã¬ã¯ããããCKS=00
|
---|
| 209 | * ããããã¬ã¼ãã¬ã¸ã¹ã¿BRR=15
|
---|
| 210 | */
|
---|
| 211 | #define SMR_CKS_0 0x0u /* åå¨æ¯ */
|
---|
| 212 | #define SCI_BRR_0 15u /* ãããã¬ã¼ã */
|
---|
| 213 | /*
|
---|
| 214 | * ãã¼ã¬ã¼ãè¨å®å¾ãã¯ããã¯ãå®å®ããã¾ã§ã®å¾
|
---|
| 215 | ã¡æé
|
---|
| 216 | * ãï¼æåã®1ãããåï¼ã
|
---|
| 217 | * BPS=38400bpsã®å ´å
|
---|
| 218 | * ãt = 1 / BPS = 26,042 = 27,000[nsec]
|
---|
| 219 | */
|
---|
| 220 | #define SH1SCI_DELAY0 27000
|
---|
| 221 |
|
---|
| 222 | #else /* CONFIG_BAUD */
|
---|
| 223 | #error chanel0 is unsupported baud rate.
|
---|
| 224 |
|
---|
| 225 | #endif /* CONFIG_BAUD */
|
---|
| 226 |
|
---|
| 227 |
|
---|
| 228 | /*
|
---|
| 229 | * ãã£ãã«1:åå¨æ¯ã¨ãããã¬ã¼ãã®è¨å®
|
---|
| 230 | */
|
---|
| 231 | #if CONFIG_BAUD_2 == 9600
|
---|
| 232 | /*
|
---|
| 233 | * ã¯ãã㯠ã19.6608MHz
|
---|
| 234 | * ãããã¬ã¼ãã9600bps
|
---|
| 235 | *
|
---|
| 236 | * ãn=0(åå¨ããªãã®ã§ãã®ã¾ã¾)
|
---|
| 237 | * ãN=63ã§èª¤å·®0%
|
---|
| 238 | * ãã£ã¦ã
|
---|
| 239 | * ãã·ãªã¢ã«ã¢ã¼ãã¬ã¸ã¹ã¿SMRã®ã¯ããã¯ã»ã¬ã¯ããããCKS=00
|
---|
| 240 | * ããããã¬ã¼ãã¬ã¸ã¹ã¿BRR=63
|
---|
| 241 | */
|
---|
| 242 | #define SMR_CKS_1 0x0u /* åå¨æ¯ */
|
---|
| 243 | #define SCI_BRR_1 63u /* ãããã¬ã¼ã */
|
---|
| 244 | /*
|
---|
| 245 | * ãã¼ã¬ã¼ãè¨å®å¾ãã¯ããã¯ãå®å®ããã¾ã§ã®å¾
|
---|
| 246 | ã¡æé
|
---|
| 247 | * ãï¼æåã®1ãããåï¼ã
|
---|
| 248 | * BPS=9600bpsã®å ´å
|
---|
| 249 | * ãt = 1 / BPS = 104,167 = 105,000[nsec]
|
---|
| 250 | */
|
---|
| 251 | #define SH1SCI_DELAY1 105000
|
---|
| 252 |
|
---|
| 253 | #elif CONFIG_BAUD_2 == 19200
|
---|
| 254 | /*
|
---|
| 255 | * ã¯ãã㯠ã19.6608MHz
|
---|
| 256 | * ãããã¬ã¼ãã19200bps
|
---|
| 257 | *
|
---|
| 258 | * ãn=0(åå¨ããªãã®ã§ãã®ã¾ã¾)
|
---|
| 259 | * ãN=31ã§èª¤å·®0%
|
---|
| 260 | * ãã£ã¦ã
|
---|
| 261 | * ãã·ãªã¢ã«ã¢ã¼ãã¬ã¸ã¹ã¿SMRã®ã¯ããã¯ã»ã¬ã¯ããããCKS=00
|
---|
| 262 | * ããããã¬ã¼ãã¬ã¸ã¹ã¿BRR=31
|
---|
| 263 | */
|
---|
| 264 | #define SMR_CKS_1 0x0u /* åå¨æ¯ */
|
---|
| 265 | #define SCI_BRR_1 31u /* ãããã¬ã¼ã */
|
---|
| 266 | /*
|
---|
| 267 | * ãã¼ã¬ã¼ãè¨å®å¾ãã¯ããã¯ãå®å®ããã¾ã§ã®å¾
|
---|
| 268 | ã¡æé
|
---|
| 269 | * ãï¼æåã®1ãããåï¼ã
|
---|
| 270 | * BPS=19200bpsã®å ´å
|
---|
| 271 | * ãt = 1 / BPS = 52,083 = 53,000[nsec]
|
---|
| 272 | */
|
---|
| 273 | #define SH1SCI_DELAY1 53000
|
---|
| 274 |
|
---|
| 275 | #elif CONFIG_BAUD_2 == 38400
|
---|
| 276 | /*
|
---|
| 277 | * ã¯ãã㯠ã19.6608MHz
|
---|
| 278 | * ãããã¬ã¼ãã38400bps
|
---|
| 279 | *
|
---|
| 280 | * ãn=0(åå¨ããªãã®ã§ãã®ã¾ã¾)
|
---|
| 281 | * ãN=15ã§èª¤å·®0%
|
---|
| 282 | * ãã£ã¦ã
|
---|
| 283 | * ãã·ãªã¢ã«ã¢ã¼ãã¬ã¸ã¹ã¿SMRã®ã¯ããã¯ã»ã¬ã¯ããããCKS=00
|
---|
| 284 | * ããããã¬ã¼ãã¬ã¸ã¹ã¿BRR=15
|
---|
| 285 | */
|
---|
| 286 | #define SMR_CKS_1 0x0u /* åå¨æ¯ */
|
---|
| 287 | #define SCI_BRR_1 15u /* ãããã¬ã¼ã */
|
---|
| 288 | /*
|
---|
| 289 | * ãã¼ã¬ã¼ãè¨å®å¾ãã¯ããã¯ãå®å®ããã¾ã§ã®å¾
|
---|
| 290 | ã¡æé
|
---|
| 291 | * ãï¼æåã®1ãããåï¼ã
|
---|
| 292 | * BPS=38400bpsã®å ´å
|
---|
| 293 | * ãt = 1 / BPS = 26,042 = 27,000[nsec]
|
---|
| 294 | */
|
---|
| 295 | #define SH1SCI_DELAY1 27000
|
---|
| 296 |
|
---|
| 297 | #else /* CONFIG_BAUD */
|
---|
| 298 | #error chanel1 is unsupported baud rate.
|
---|
| 299 |
|
---|
| 300 | #endif /* CONFIG_BAUD */
|
---|
| 301 |
|
---|
| 302 | /*
|
---|
| 303 | * ã·ãªã¢ã«ãã¼ãã®åæåãããã¯
|
---|
| 304 | */
|
---|
| 305 | static const SIOPINIB siopinib_table[TNUM_PORT] =
|
---|
| 306 | {
|
---|
| 307 |
|
---|
| 308 | #if TNUM_PORT == 1
|
---|
| 309 |
|
---|
| 310 | {
|
---|
| 311 | (UW)SCI_SMR0,
|
---|
| 312 | SCI_BRR_0,
|
---|
| 313 | IPRD,
|
---|
| 314 | 0,
|
---|
| 315 | (SMR_CA_ASYNC | SMR_CHR8 | SMR_PE_NON | SMR_STOP1 | SMR_CKS_0),
|
---|
| 316 | SH1SCI_DELAY0,
|
---|
| 317 | RS232C_INTERFACE,
|
---|
| 318 | },
|
---|
| 319 |
|
---|
| 320 | #elif TNUM_PORT == 2 /* of #if TNUM_PORT == 1 */
|
---|
| 321 |
|
---|
| 322 | {
|
---|
| 323 | (UW)SCI_SMR0,
|
---|
| 324 | SCI_BRR_0,
|
---|
| 325 | IPRD,
|
---|
| 326 | 0,
|
---|
| 327 | (SMR_CA_ASYNC | SMR_CHR8 | SMR_PE_NON | SMR_STOP1 | SMR_CKS_0),
|
---|
| 328 | SH1SCI_DELAY0,
|
---|
| 329 | RS232C_INTERFACE,
|
---|
| 330 | },
|
---|
| 331 | {
|
---|
| 332 | (UW)SCI_SMR1,
|
---|
| 333 | SCI_BRR_1,
|
---|
| 334 | IPRE,
|
---|
| 335 | 12,
|
---|
| 336 | (SMR_CA_ASYNC | SMR_CHR8 | SMR_PE_NON | SMR_STOP1 | SMR_CKS_1),
|
---|
| 337 | SH1SCI_DELAY1,
|
---|
| 338 | RS485_INTERFACE,
|
---|
| 339 | },
|
---|
| 340 |
|
---|
| 341 | #endif /* of #if TNUM_PORT == 1 */
|
---|
| 342 |
|
---|
| 343 | };
|
---|
| 344 |
|
---|
| 345 | /*
|
---|
| 346 | * ã·ãªã¢ã«I/Oãã¼ã管çãããã¯ã®ã¨ãªã¢
|
---|
| 347 | * ããID = 1 ãSCI0ã«å¯¾å¿ããã¦ããï¼
|
---|
| 348 | */
|
---|
| 349 | static SIOPCB siopcb_table[TNUM_SIOP];
|
---|
| 350 |
|
---|
| 351 | /*
|
---|
| 352 | * ã·ãªã¢ã«I/Oãã¼ãIDãã管çãããã¯ãåãåºãããã®ãã¯ã
|
---|
| 353 | */
|
---|
| 354 | #define INDEX_SIOP(siopid) ((UINT)((siopid) - 1))
|
---|
| 355 | #define get_siopcb(siopid) (&(siopcb_table[INDEX_SIOP(siopid)]))
|
---|
| 356 |
|
---|
| 357 | /*
|
---|
| 358 | * æåãåä¿¡ã§ãããï¼
|
---|
| 359 | */
|
---|
| 360 | Inline BOOL
|
---|
| 361 | sh1sci_getready(SIOPCB *siopcb)
|
---|
| 362 | {
|
---|
| 363 | VB ssr = sil_reb_mem(siopcb->inib->base + SSR);
|
---|
| 364 | return(ssr & SSR_RDRF);
|
---|
| 365 | }
|
---|
| 366 |
|
---|
| 367 | /*
|
---|
| 368 | * æåãéä¿¡ã§ãããï¼
|
---|
| 369 | */
|
---|
| 370 | Inline BOOL
|
---|
| 371 | sh1sci_putready(SIOPCB *siopcb)
|
---|
| 372 | {
|
---|
| 373 | VB ssr = sil_reb_mem(siopcb->inib->base + SSR);
|
---|
| 374 | return(ssr & SSR_TDRE);
|
---|
| 375 | }
|
---|
| 376 |
|
---|
| 377 | /*
|
---|
| 378 | * åä¿¡ããæåã®ååºã
|
---|
| 379 | */
|
---|
| 380 | Inline char
|
---|
| 381 | sh1sci_getchar(SIOPCB *siopcb)
|
---|
| 382 | {
|
---|
| 383 | char data;
|
---|
| 384 |
|
---|
| 385 | data = sil_reb_mem(siopcb->inib->base + RDR);
|
---|
| 386 |
|
---|
| 387 | /* ã¬ã·ã¼ããã¼ã¿ã¬ã¸ã¹ã¿ãã«ã»ãã©ã°ã®ã¯ãªã¢ */
|
---|
| 388 | sh1_anb_reg(siopcb->inib->base + SSR, (VB)~SSR_RDRF);
|
---|
| 389 | return data;
|
---|
| 390 | }
|
---|
| 391 |
|
---|
| 392 | /*
|
---|
| 393 | * éä¿¡ããæåã®æ¸è¾¼ã¿
|
---|
| 394 | */
|
---|
| 395 | Inline void
|
---|
| 396 | sh1sci_putchar(SIOPCB *siopcb, char c)
|
---|
| 397 | {
|
---|
| 398 | if (siopcb->inib->rs485if) {
|
---|
| 399 | if (!(sil_reh_mem(PB_DR) & PB_TXE1)) {
|
---|
| 400 | sh1_orh_reg(PB_DR, PB_TXE1); /* TXENA ON */
|
---|
| 401 | sil_dly_nse(5000); /* 5us ä¿è·æé */
|
---|
| 402 | }
|
---|
| 403 | sil_wrb_mem(siopcb->inib->base + TDR ,c);
|
---|
| 404 | /* ãã©ã³ã¹ããããã¼ã¿ã¬ã¸ã¹ã¿ã¨ã³ããã£ã»ãã©ã°ã®ã¯ãªã¢*/
|
---|
| 405 | sh1_anb_reg(siopcb->inib->base + SSR, (VB)~SSR_TDRE);
|
---|
| 406 | /* TXENA OFFå¶å¾¡ã®ãããã®ã³ã¼ã«ããã¯ã®è¨±å¯ */
|
---|
| 407 | sh1sci_ena_cbr(siopcb, SIO_ERDY_SND);
|
---|
| 408 | } else {
|
---|
| 409 | #ifdef GDB_STUB
|
---|
| 410 | gdb_stub_putc( c );
|
---|
| 411 | #else
|
---|
| 412 | sil_wrb_mem(siopcb->inib->base + TDR ,c);
|
---|
| 413 |
|
---|
| 414 | /* ãã©ã³ã¹ããããã¼ã¿ã¬ã¸ã¹ã¿ã¨ã³ããã£ã»ãã©ã°ã®ã¯ãªã¢*/
|
---|
| 415 | sh1_anb_reg(siopcb->inib->base + SSR, (VB)~SSR_TDRE);
|
---|
| 416 | #endif
|
---|
| 417 | }
|
---|
| 418 | }
|
---|
| 419 |
|
---|
| 420 | /*
|
---|
| 421 | * SIOãã©ã¤ãã®åæåã«ã¼ãã³
|
---|
| 422 | */
|
---|
| 423 | void
|
---|
| 424 | sh1sci_initialize(void)
|
---|
| 425 | {
|
---|
| 426 | SIOPCB *siopcb;
|
---|
| 427 | UINT i;
|
---|
| 428 |
|
---|
| 429 | /*
|
---|
| 430 | * ã·ãªã¢ã«I/Oãã¼ã管çãããã¯ã®åæå
|
---|
| 431 | */
|
---|
| 432 | for (siopcb = siopcb_table, i = 0; i < TNUM_SIOP; siopcb++, i++) {
|
---|
| 433 | siopcb->inib = &siopinib_table[i];
|
---|
| 434 | siopcb->openflag = FALSE;
|
---|
| 435 | }
|
---|
| 436 | }
|
---|
| 437 |
|
---|
| 438 | /*
|
---|
| 439 | * ãªã¼ãã³ãã¦ãããã¼ãããããï¼
|
---|
| 440 | */
|
---|
| 441 | BOOL
|
---|
| 442 | sh1sci_openflag(ID siopid)
|
---|
| 443 | {
|
---|
| 444 | SIOPCB *siopcb;
|
---|
| 445 |
|
---|
| 446 | siopcb = get_siopcb(siopid);
|
---|
| 447 | return (siopcb->openflag);
|
---|
| 448 | }
|
---|
| 449 |
|
---|
| 450 | /*
|
---|
| 451 | * ã·ãªã¢ã«I/Oãã¼ãã®ãªã¼ãã³
|
---|
| 452 | */
|
---|
| 453 | SIOPCB *
|
---|
| 454 | sh1sci_opn_por(ID siopid, VP_INT exinf)
|
---|
| 455 | {
|
---|
| 456 | SIOPCB *siopcb = get_siopcb(siopid);
|
---|
| 457 | VB scr, smr;
|
---|
| 458 | VH pbcr1;
|
---|
| 459 |
|
---|
| 460 | #ifdef GDB_STUB
|
---|
| 461 | if (siopid == PORT1) {
|
---|
| 462 | siopcb->exinf = exinf;
|
---|
| 463 | siopcb->openflag = TRUE;
|
---|
| 464 | return(siopcb);
|
---|
| 465 | }
|
---|
| 466 | #endif /* GDB_STUB */
|
---|
| 467 |
|
---|
| 468 | sh1_anb_reg(siopcb->inib->base + SCR, (VB)~(SCR_TE | SCR_RE)); /* éåä¿¡åæ¢ */
|
---|
| 469 |
|
---|
| 470 | /* ãã³ã¢ãµã¤ã³
|
---|
| 471 | * ã·ãªã¢ã«ããã¤ã¹èªä½ã®äºé
|
---|
| 472 | ã§ã¯ãªãã®ã§
|
---|
| 473 | * æ¬æ¥ã¯ãã®ãã¡ã¤ã«ã«è¨è¿°ããã®ã¯ãµãããããªããã
|
---|
| 474 | * hw_serial.cãç¨æããã®ãç
|
---|
| 475 | ©éãªã®ã§æ«å®çã«ããã«å
|
---|
| 476 | ¥ãã¦ããã
|
---|
| 477 | */
|
---|
| 478 | pbcr1 = sil_reh_mem((VP)PBCR1);
|
---|
| 479 | if (siopid == PORT1) { /* PB08:RxD0 PB09:TxD0 */
|
---|
| 480 | pbcr1 = (pbcr1 & PBCR1_TD0_RD0_MASK) | PBCR1_TD0 | PBCR1_RD0;
|
---|
| 481 | } else { /* PB10:RxD1 PB11:TxD1 */
|
---|
| 482 | pbcr1 = (pbcr1 & PBCR1_TD1_RD1_MASK) | PBCR1_TD1 | PBCR1_RD1;
|
---|
| 483 | }
|
---|
| 484 | sil_wrh_mem((VP)PBCR1, pbcr1);
|
---|
| 485 |
|
---|
| 486 | /* éåä¿¡ãã©ã¼ããã */
|
---|
| 487 | smr = siopcb->inib->smr_init;
|
---|
| 488 |
|
---|
| 489 | sil_wrb_mem(siopcb->inib->base + SMR, smr);
|
---|
| 490 |
|
---|
| 491 | sil_wrb_mem(siopcb->inib->base + BRR, (UB)siopcb->inib->baudrate); /* ãã¼ã¬ã¼ãè¨å® */
|
---|
| 492 |
|
---|
| 493 | /* å²è¾¼ã¿ç¦æ¢ã¨ã¯ããã¯ã½ã¼ã¹ã®é¸æ */
|
---|
| 494 | scr = (VB)(~(SCR_TIE | SCR_RIE | SCR_TE | SCR_RE |
|
---|
| 495 | SCR_MPIE | SCR_TEIE | SCR_CKE_MASK) | SCR_CKE);
|
---|
| 496 | sil_wrb_mem(siopcb->inib->base + SCR, scr);
|
---|
| 497 |
|
---|
| 498 | /*
|
---|
| 499 | * ãã¼ã¬ã¼ãã®è¨å®å¾ã1ã«ã¦ã³ãåå¾
|
---|
| 500 | ããªããã°ãªããªãã
|
---|
| 501 | */
|
---|
| 502 | sil_dly_nse(siopcb->inib->delay);
|
---|
| 503 |
|
---|
| 504 | /* ã¨ã©ã¼ãã©ã°ãã¯ãªã¢ */
|
---|
| 505 | sh1_anb_reg(siopcb->inib->base + SSR, (VB)~(SSR_ORER | SSR_FER | SSR_PER));
|
---|
| 506 | /* åä¿¡å²ãè¾¼ã¿è¨±å¯ */
|
---|
| 507 | /* éåä¿¡è¨±å¯ */
|
---|
| 508 | sh1_orb_reg(siopcb->inib->base + SCR, (SCR_RIE | SCR_TE | SCR_RE));
|
---|
| 509 | /* éä¿¡å²è¾¼ã¿ã®è¨±å¯ã¯éä¿¡å¶å¾¡é¢æ°ã§è¡ã */
|
---|
| 510 |
|
---|
| 511 | siopcb->exinf = exinf;
|
---|
| 512 | siopcb->openflag = TRUE;
|
---|
| 513 | return(siopcb);
|
---|
| 514 | }
|
---|
| 515 |
|
---|
| 516 | /*
|
---|
| 517 | * ã·ãªã¢ã«I/Oãã¼ãã®ã¯ãã¼ãº
|
---|
| 518 | */
|
---|
| 519 | void
|
---|
| 520 | sh1sci_cls_por(SIOPCB *siopcb)
|
---|
| 521 | {
|
---|
| 522 | /* éåä¿¡åæ¢ãå²è¾¼ã¿ç¦æ¢ */
|
---|
| 523 | sh1_anb_reg(siopcb->inib->base + SCR, (VB)~(SCR_TIE | SCR_RIE | SCR_TE | SCR_RE));
|
---|
| 524 |
|
---|
| 525 | siopcb->openflag = FALSE;
|
---|
| 526 | }
|
---|
| 527 |
|
---|
| 528 | /*
|
---|
| 529 | * ã·ãªã¢ã«I/Oãã¼ãã¸ã®æåéä¿¡
|
---|
| 530 | */
|
---|
| 531 | BOOL
|
---|
| 532 | sh1sci_snd_chr(SIOPCB *siopcb, char c)
|
---|
| 533 | {
|
---|
| 534 | if (sh1sci_putready(siopcb)) {
|
---|
| 535 | sh1sci_putchar(siopcb, c);
|
---|
| 536 | return(TRUE);
|
---|
| 537 | }
|
---|
| 538 | return(FALSE);
|
---|
| 539 | }
|
---|
| 540 |
|
---|
| 541 | /*
|
---|
| 542 | * ã·ãªã¢ã«I/Oãã¼ãããã®æååä¿¡
|
---|
| 543 | */
|
---|
| 544 | INT
|
---|
| 545 | sh1sci_rcv_chr(SIOPCB *siopcb)
|
---|
| 546 | {
|
---|
| 547 | if (sh1sci_getready(siopcb)) {
|
---|
| 548 | return((INT)(UB) sh1sci_getchar(siopcb));
|
---|
| 549 | /* (UB)ã§ãã£ã¹ãããã®ã¯ã¼ãæ¡å¼µã«ãããã */
|
---|
| 550 | }
|
---|
| 551 | return(-1);
|
---|
| 552 | }
|
---|
| 553 |
|
---|
| 554 | /*
|
---|
| 555 | * ã·ãªã¢ã«I/Oãã¼ãããã®ã³ã¼ã«ããã¯ã®è¨±å¯
|
---|
| 556 | */
|
---|
| 557 | void
|
---|
| 558 | sh1sci_ena_cbr(SIOPCB *siopcb, UINT cbrtn)
|
---|
| 559 | {
|
---|
| 560 | switch (cbrtn) {
|
---|
| 561 | case SIO_ERDY_SND: /* éä¿¡å²ãè¾¼ã¿è¦æ±ãè¨±å¯ */
|
---|
| 562 | sh1_orb_reg(siopcb->inib->base + SCR, SCR_TIE);
|
---|
| 563 | break;
|
---|
| 564 | case SIO_ERDY_RCV: /* åä¿¡å²ãè¾¼ã¿è¦æ±ãè¨±å¯ */
|
---|
| 565 | sh1_orb_reg(siopcb->inib->base + SCR, SCR_RIE);
|
---|
| 566 | break;
|
---|
| 567 | }
|
---|
| 568 | }
|
---|
| 569 |
|
---|
| 570 | /*
|
---|
| 571 | * ã·ãªã¢ã«I/Oãã¼ãããã®ã³ã¼ã«ããã¯ã®ç¦æ¢
|
---|
| 572 | */
|
---|
| 573 | void
|
---|
| 574 | sh1sci_dis_cbr(SIOPCB *siopcb, UINT cbrtn)
|
---|
| 575 | {
|
---|
| 576 | switch (cbrtn) {
|
---|
| 577 | case SIO_ERDY_SND: /* éä¿¡å²ãè¾¼ã¿è¦æ±ãç¦æ¢ */
|
---|
| 578 | sh1_anb_reg(siopcb->inib->base + SCR, (VB)~SCR_TIE);
|
---|
| 579 | if (siopcb->inib->rs485if) {
|
---|
| 580 | /* éä¿¡çµäºå²ãè¾¼ã¿è¨±å¯ */
|
---|
| 581 | sh1_orb_reg(siopcb->inib->base + SCR, SSR_TEND);
|
---|
| 582 | }
|
---|
| 583 | break;
|
---|
| 584 | case SIO_ERDY_RCV: /* åä¿¡å²ãè¾¼ã¿è¦æ±ãç¦æ¢ */
|
---|
| 585 | sh1_anb_reg(siopcb->inib->base + SCR, (VB)~SCR_RIE);
|
---|
| 586 | break;
|
---|
| 587 | }
|
---|
| 588 | }
|
---|
| 589 |
|
---|
| 590 | /*
|
---|
| 591 | * ã·ãªã¢ã«I/Oãã¼ãã«å¯¾ããéä¿¡å²è¾¼ã¿å¦ç
|
---|
| 592 | */
|
---|
| 593 | Inline void
|
---|
| 594 | sh1sci_isr_siop_out(SIOPCB *siopcb)
|
---|
| 595 | {
|
---|
| 596 | VB scr = sil_reb_mem(siopcb->inib->base + SCR);
|
---|
| 597 |
|
---|
| 598 | if ((scr & SCR_TIE) != 0 && sh1sci_putready(siopcb)) {
|
---|
| 599 | /*
|
---|
| 600 | * éä¿¡éç¥ã³ã¼ã«ããã¯ã«ã¼ãã³ãå¼ã³åºãï¼
|
---|
| 601 | */
|
---|
| 602 | sh1sci_ierdy_snd(siopcb->exinf);
|
---|
| 603 | }
|
---|
| 604 | }
|
---|
| 605 |
|
---|
| 606 | /*
|
---|
| 607 | * ã·ãªã¢ã«I/Oãã¼ãã«å¯¾ããéä¿¡çµäºå²è¾¼ã¿å¦ç
|
---|
| 608 | */
|
---|
| 609 | Inline void
|
---|
| 610 | sh1sci_isr_siop_tend(SIOPCB *siopcb)
|
---|
| 611 | {
|
---|
| 612 | /*
|
---|
| 613 | * RS485 éä¿¡ç¦æ¢å¶å¾¡
|
---|
| 614 | */
|
---|
| 615 | sh1_anb_reg(siopcb->inib->base + SCR, (VB)~SSR_TEND);
|
---|
| 616 | sh1_anh_reg(PB_DR, ~PB_TXE1); /* txenaãã¼ãç¦æ¢ */
|
---|
| 617 | }
|
---|
| 618 |
|
---|
| 619 | /*
|
---|
| 620 | * ã·ãªã¢ã«I/Oãã¼ãã«å¯¾ããåä¿¡å²è¾¼ã¿å¦ç
|
---|
| 621 | */
|
---|
| 622 | Inline void
|
---|
| 623 | sh1sci_isr_siop_in(SIOPCB *siopcb)
|
---|
| 624 | {
|
---|
| 625 | VB scr = sil_reb_mem(siopcb->inib->base + SCR);
|
---|
| 626 |
|
---|
| 627 | if ((scr & SCR_RIE) != 0 && sh1sci_getready(siopcb)) {
|
---|
| 628 | /*
|
---|
| 629 | * åä¿¡éç¥ã³ã¼ã«ããã¯ã«ã¼ãã³ãå¼ã³åºãï¼
|
---|
| 630 | */
|
---|
| 631 | sh1sci_ierdy_rcv(siopcb->exinf);
|
---|
| 632 | }
|
---|
| 633 | }
|
---|
| 634 |
|
---|
| 635 | /*
|
---|
| 636 | * SIOéä¿¡å²è¾¼ã¿ãµã¼ãã¹ã«ã¼ãã³
|
---|
| 637 | *
|
---|
| 638 | * ãSH1å
|
---|
| 639 | èµã®SCIã§ã¯å²è¾¼ã¿çªå·ãéåä¿¡å¥ããã£ãã«å¥ã«åããã¦ããã®ã§ã
|
---|
| 640 | * ãSCI0ã®éä¿¡å²è¾¼ã¿ä»¥å¤ã§ãã®ã«ã¼ãã³ãå¼ã°ãããã¨ã¯ãªã
|
---|
| 641 | *
|
---|
| 642 | */
|
---|
| 643 | void
|
---|
| 644 | sh1sci_isr_out(void)
|
---|
| 645 | {
|
---|
| 646 | if (siopcb_table[0].openflag) {
|
---|
| 647 | sh1sci_isr_siop_out(&(siopcb_table[0]));
|
---|
| 648 | }
|
---|
| 649 | }
|
---|
| 650 |
|
---|
| 651 | /*
|
---|
| 652 | * SIOåä¿¡å²è¾¼ã¿ãµã¼ãã¹ã«ã¼ãã³
|
---|
| 653 | *
|
---|
| 654 | * ãSH1å
|
---|
| 655 | èµã®SCIã§ã¯å²è¾¼ã¿çªå·ãéåä¿¡å¥ããã£ãã«å¥ã«åããã¦ããã®ã§ã
|
---|
| 656 | * ãSCI0ã®åä¿¡å²è¾¼ã¿ä»¥å¤ã§ãã®ã«ã¼ãã³ãå¼ã°ãããã¨ã¯ãªã
|
---|
| 657 | *
|
---|
| 658 | */
|
---|
| 659 | void
|
---|
| 660 | sh1sci_isr_in(void)
|
---|
| 661 | {
|
---|
| 662 | if (siopcb_table[0].openflag) {
|
---|
| 663 | sh1sci_isr_siop_in(&(siopcb_table[0]));
|
---|
| 664 | }
|
---|
| 665 | }
|
---|
| 666 |
|
---|
| 667 | /*
|
---|
| 668 | * SIOåä¿¡ã¨ã©ã¼å²è¾¼ã¿ãµã¼ãã¹ã«ã¼ãã³
|
---|
| 669 | *
|
---|
| 670 | * ãSH1å
|
---|
| 671 | èµã®SCIã§ã¯å²è¾¼ã¿çªå·ããã£ãã«å¥ã«åããã¦ããã®ã§ã
|
---|
| 672 | * ãSCI0ã®åä¿¡ã¨ã©ã¼å²è¾¼ã¿ä»¥å¤ã§ãã®ã«ã¼ãã³ãå¼ã°ãããã¨ã¯ãªã
|
---|
| 673 | * ã
|
---|
| 674 | * ãã¨ã©ã¼å¦çèªä½ã¯ã¨ã©ã¼ãã©ã°ã®ã¯ãªã¢ã®ã¿ã«ã¨ã©ãã¦ããã
|
---|
| 675 | * ãããã»ãªã¼ãã¼ã©ã³ã¨ã©ã¼
|
---|
| 676 | * ãããã»ãã¬ã¼ãã³ã°ã¨ã©ã¼
|
---|
| 677 | * ãããã»ããªãã£ã¨ã©ã¼
|
---|
| 678 | */
|
---|
| 679 | void
|
---|
| 680 | sh1sci_isr_error(void)
|
---|
| 681 | {
|
---|
| 682 | VB ssr0;
|
---|
| 683 |
|
---|
| 684 | if (siopcb_table[0].openflag) {
|
---|
| 685 | ssr0 = sil_reb_mem(SCI_SSR0); /* 1度èªã¿åºã㦠*/
|
---|
| 686 | ssr0 &= ~(SSR_RDRF | SSR_ORER | SSR_FER | SSR_PER);
|
---|
| 687 | sil_wrb_mem(SCI_SSR0, ssr0); /* ã¨ã©ã¼ãã©ã°ã¯ãªã¢ */
|
---|
| 688 | }
|
---|
| 689 | }
|
---|
| 690 |
|
---|
| 691 | /*
|
---|
| 692 | * ãã¼ãªã³ã°ã«ããæåã®éä¿¡
|
---|
| 693 | */
|
---|
| 694 | void
|
---|
| 695 | sh1sci_putc_pol(char c)
|
---|
| 696 | {
|
---|
| 697 | while(!sh1sci_putready(&siopcb_table[0]));
|
---|
| 698 | sh1sci_putchar(&siopcb_table[0], c);
|
---|
| 699 | }
|
---|
| 700 |
|
---|
| 701 | /* ã·ãªã¢ã«ï¼ï½ï½ç® */
|
---|
| 702 | #if TNUM_SIOP >= 2
|
---|
| 703 | /*
|
---|
| 704 | * SIOéä¿¡å²è¾¼ã¿ãµã¼ãã¹ã«ã¼ãã³
|
---|
| 705 | *
|
---|
| 706 | * ãSH1å
|
---|
| 707 | èµã®SCIã§ã¯å²è¾¼ã¿çªå·ãéåä¿¡å¥ããã£ãã«å¥ã«åããã¦ããã®ã§ã
|
---|
| 708 | * ãSCI1ã®éä¿¡å²è¾¼ã¿ä»¥å¤ã§ãã®ã«ã¼ãã³ãå¼ã°ãããã¨ã¯ãªã
|
---|
| 709 | *
|
---|
| 710 | */
|
---|
| 711 | void
|
---|
| 712 | sh1sci2_isr_out(void)
|
---|
| 713 | {
|
---|
| 714 | if (siopcb_table[1].openflag) {
|
---|
| 715 | sh1sci_isr_siop_out(&(siopcb_table[1]));
|
---|
| 716 | }
|
---|
| 717 | }
|
---|
| 718 |
|
---|
| 719 | /*
|
---|
| 720 | * SIOéä¿¡çµäºå²è¾¼ã¿ãµã¼ãã¹ã«ã¼ãã³
|
---|
| 721 | *
|
---|
| 722 | * ãSH1å
|
---|
| 723 | èµã®SCIã§ã¯å²è¾¼ã¿çªå·ãéåä¿¡å¥ããã£ãã«å¥ã«åããã¦ããã®ã§ã
|
---|
| 724 | * ãSCI1ã®éä¿¡å²è¾¼ã¿ä»¥å¤ã§ãã®ã«ã¼ãã³ãå¼ã°ãããã¨ã¯ãªã
|
---|
| 725 | *
|
---|
| 726 | */
|
---|
| 727 | void
|
---|
| 728 | sh1sci2_isr_tend(void)
|
---|
| 729 | {
|
---|
| 730 | if (siopcb_table[1].openflag) {
|
---|
| 731 | sh1sci_isr_siop_tend(&(siopcb_table[1]));
|
---|
| 732 | }
|
---|
| 733 | }
|
---|
| 734 |
|
---|
| 735 | /*
|
---|
| 736 | * SIOåä¿¡å²è¾¼ã¿ãµã¼ãã¹ã«ã¼ãã³
|
---|
| 737 | *
|
---|
| 738 | * ãSH1å
|
---|
| 739 | èµã®SCIã§ã¯å²è¾¼ã¿çªå·ãéåä¿¡å¥ããã£ãã«å¥ã«åããã¦ããã®ã§ã
|
---|
| 740 | * ãSCI0ã®åä¿¡å²è¾¼ã¿ä»¥å¤ã§ãã®ã«ã¼ãã³ãå¼ã°ãããã¨ã¯ãªã
|
---|
| 741 | *
|
---|
| 742 | */
|
---|
| 743 | void
|
---|
| 744 | sh1sci2_isr_in(void)
|
---|
| 745 | {
|
---|
| 746 | if (siopcb_table[1].openflag) {
|
---|
| 747 | sh1sci_isr_siop_in(&(siopcb_table[1]));
|
---|
| 748 | }
|
---|
| 749 | }
|
---|
| 750 |
|
---|
| 751 | /*
|
---|
| 752 | * SIOåä¿¡ã¨ã©ã¼å²è¾¼ã¿ãµã¼ãã¹ã«ã¼ãã³
|
---|
| 753 | *
|
---|
| 754 | * ãSH1å
|
---|
| 755 | èµã®SCIã§ã¯å²è¾¼ã¿çªå·ããã£ãã«å¥ã«åããã¦ããã®ã§ã
|
---|
| 756 | * ãSCI0ã®åä¿¡ã¨ã©ã¼å²è¾¼ã¿ä»¥å¤ã§ãã®ã«ã¼ãã³ãå¼ã°ãããã¨ã¯ãªã
|
---|
| 757 | * ã
|
---|
| 758 | * ãã¨ã©ã¼å¦çèªä½ã¯ã¨ã©ã¼ãã©ã°ã®ã¯ãªã¢ã®ã¿ã«ã¨ã©ãã¦ããã
|
---|
| 759 | * ãããã»ãªã¼ãã¼ã©ã³ã¨ã©ã¼
|
---|
| 760 | * ãããã»ãã¬ã¼ãã³ã°ã¨ã©ã¼
|
---|
| 761 | * ãããã»ããªãã£ã¨ã©ã¼
|
---|
| 762 | */
|
---|
| 763 | void
|
---|
| 764 | sh1sci2_isr_error(void)
|
---|
| 765 | {
|
---|
| 766 | VB ssr1;
|
---|
| 767 |
|
---|
| 768 | if (siopcb_table[1].openflag) {
|
---|
| 769 | ssr1 = sil_reb_mem(SCI_SSR1); /* 1度èªã¿åºã㦠*/
|
---|
| 770 | ssr1 &= ~(SSR_RDRF | SSR_ORER | SSR_FER | SSR_PER);
|
---|
| 771 | sil_wrb_mem(SCI_SSR1, ssr1); /* ã¨ã©ã¼ãã©ã°ã¯ãªã¢ */
|
---|
| 772 | }
|
---|
| 773 | }
|
---|
| 774 |
|
---|
| 775 | /*
|
---|
| 776 | * ãã¼ãªã³ã°ã«ããæåã®éä¿¡
|
---|
| 777 | */
|
---|
| 778 | void
|
---|
| 779 | sh1sci2_putc_pol(char c)
|
---|
| 780 | {
|
---|
| 781 | while(!sh1sci_putready(&siopcb_table[1]));
|
---|
| 782 | sh1sci_putchar(&siopcb_table[1], c);
|
---|
| 783 | }
|
---|
| 784 |
|
---|
| 785 | #endif /* TNUM_SIOP = 2 */
|
---|