source: anotherchoice/tags/jsp-1.4.4-full-UTF8/config/sh1/zunda_sh1/sh1sci2.c@ 363

/*
 *  TOPPERS/JSP Kernel
 *      Toyohashi Open Platform for Embedded Real-Time Systems/
 *      Just Standard Profile Kernel
 * 
 *  Copyright (C) 2000-2004 by Embedded and Real-Time Systems Laboratory
 *                              Toyohashi Univ. of Technology, JAPAN
 *  Copyright (C) 2001-2004 by Industrial Technology Institute,
 *                              Miyagi Prefectural Government, JAPAN
 *  Copyright (C) 2003-2004 by CHUO ELECTRIC WORKS Co.,LTD.
 * 
 *  上記著作権者
は，以下の (1)〜(4) の条件か，Free Software Foundation 
 *  によってå…
¬è¡¨ã•ã‚Œã¦ã„ã‚‹ GNU General Public License の Version 2 に記
 *  è¿°ã•ã‚Œã¦ã„ã‚‹æ¡ä»¶ã‚’æº€ãŸã™å ´åˆã«é™ã‚Šï¼Œæœ¬ã‚½ãƒ•ãƒˆã‚¦ã‚§ã‚¢ï¼ˆæœ¬ã‚½ãƒ•ãƒˆã‚¦ã‚§ã‚¢
 *  を改変したものを含む．以下同じ）を使用・複製・改変・再é…
å¸ƒï¼ˆä»¥ä¸‹ï¼Œ
 *  利用と呼ぶ）することを無償で許諾する．
 *  (1) æœ¬ã‚½ãƒ•ãƒˆã‚¦ã‚§ã‚¢ã‚’ã‚½ãƒ¼ã‚¹ã‚³ãƒ¼ãƒ‰ã®å½¢ã§åˆ©ç”¨ã™ã‚‹å ´åˆã«ã¯ï¼Œä¸Šè¨˜ã®è‘—ä½œ
 *      権表示，この利用条件および下記の無保証規定が，そのままの形でソー
 *      スコード中に含まれていること．
 *  (2) 本ソフトウェアを，ライブラリ形式など，他のソフトウェア開発に使
 *      用できる形で再é…
å¸ƒã™ã‚‹å ´åˆã«ã¯ï¼Œå†é…
å¸ƒã«ä¼´ã†ãƒ‰ã‚­ãƒ¥ãƒ¡ãƒ³ãƒˆï¼ˆåˆ©ç”¨
 *      者
マニュアルなど）に，上記の著作権表示，この利用条件および下記
 *      の無保証規定を掲載すること．
 *  (3) 本ソフトウェアを，機器に組み込むなど，他のソフトウェア開発に使
 *      用できない形で再é…
å¸ƒã™ã‚‹å ´åˆã«ã¯ï¼Œæ¬¡ã®ã„ずれかの条件を満たすこ
 *      と．
 *    (a) 再é…
å¸ƒã«ä¼´ã†ãƒ‰ã‚­ãƒ¥ãƒ¡ãƒ³ãƒˆï¼ˆåˆ©ç”¨è€…
マニュアルなど）に，上記の著
 *        作権表示，この利用条件および下記の無保証規定を掲載すること．
 *    (b) 再é…
å¸ƒã®å½¢æ…
‹ã‚’，別に定める方法によって，TOPPERSプロジェクトに
 *        å ±å‘Šã™ã‚‹ã“ã¨ï¼Ž
 *  (4) 本ソフトウェアの利用により直接的または間接的に生じるいかなる損
 *      害からも，上記著作権者
およびTOPPERSプロジェクトをå…
è²¬ã™ã‚‹ã“と．
 * 
 *  本ソフトウェアは，無保証で提供されているものである．上記著作権者
お
 *  よびTOPPERSプロジェクトは，本ソフトウェアに関して，その適用可能性も
 *  含めて，いかなる保証も行わない．また，本ソフトウェアの利用により直
 *  æŽ¥çš„ã¾ãŸã¯é–“æŽ¥çš„ã«ç”Ÿã˜ãŸã„ã‹ãªã‚‹æå®³ã«é–¢ã—ã¦ã‚‚ï¼Œãã®è²¬ä»»ã‚’è² ã‚ãªã„ï¼Ž
 * 
 */

/*
 *   SH1内
蔵シリアルコミュニケーションインタフェースSCI用 簡易ドライバ
 *   (æ ª)中央製作所製μITRON搭載SH1CPUボード用
 *　　　　
 *   SCI0(RS232C)/SCI1(RS485)サポート
 *
 *　　　　sh1sci.{c,h}とhw_serial.hの分割の基準
 *　　　　　　・sh1sci.{c,h}：シリアルデバイスに依存する部分のみ記述
 *　　　　　　・hw_serial.h：割込みコントローラ依存
 *　　　　　　
 *　　　　　　・クロック周波数依存について
 *　　　　　　　　・デバイス依存のパラメータはsh1sci.c内
で用意する。
 *　　　　　　　　・大å…
ƒã®ã‚¯ãƒ­ãƒƒã‚¯å‘¨æ³¢æ•°ã¯ã‚³ãƒ³ãƒ‘イルオプションとして与える
 */

#include <s_services.h>
#include <sh1sci2.h>

/*
 *  コントロールレジスタのアドレス （すべて1バイトサイズ）
 */
        /*  チャネル0  */
#define SCI_SMR0 (VB *)0x5fffec0        /*  シリアルモードレジスタ */
#define SCI_BRR0 (VB *)0x5fffec1        /*  ビットレートレジスタ  */
#define SCI_SCR0 (VB *)0x5fffec2        /*  シリアルコントロールレジスタ */
#define SCI_TDR0 (VB *)0x5fffec3        /*  トランスミットデータレジスタ */
#define SCI_SSR0 (VB *)0x5fffec4        /*  シリアルステータスレジスタ */
#define SCI_RDR0 (VB *)0x5fffec5        /*  レシーブデータレジスタ */

        /*  チャネル1  */
#define SCI_SMR1 (VB *)0x5fffec8        /*  シリアルモードレジスタ */
#define SCI_BRR1 (VB *)0x5fffec9        /*  ビットレートレジスタ  */
#define SCI_SCR1 (VB *)0x5fffeca        /*  シリアルコントロールレジスタ */
#define SCI_TDR1 (VB *)0x5fffecb        /*  トランスミットデータレジスタ */
#define SCI_SSR1 (VB *)0x5fffecc        /*  シリアルステータスレジスタ */
#define SCI_RDR1 (VB *)0x5fffecd        /*  レシーブデータレジスタ */

/*
 *  コントロールレジスタの設定値
 */
/*  シリアルステータスレジスタSSRの各ビット  */
#define SSR_TDRE        0x80u   /* トランスミットデータレジスタエンプティ */
#define SSR_RDRF        0x40u   /* レシーブデータレジスタフル              */
#define SSR_ORER        0x20u   /* オーバーランエラー                  */
#define SSR_FER         0x10u   /* フレーミングエラー                  */
#define SSR_PER         0x08u   /* パリティエラー                        */
#define SSR_TEND        0x04u   /* トランスミットエンド               */
#define SSR_MPB         0x02u   /* マルチプロセッサビット            */
#define SSR_MPBT        0x01u   /* マルチプロセッサビットトランスファ  */

/*  シリアルコントロールレジスタSCRの各ビット  */
#define SCR_TIE         0x80u   /* トランスミットインタラプトイネーブル */
#define SCR_RIE         0x40u   /* レシーブインタラプトイネーブル        */
#define SCR_TE          0x20u   /* トランスミットイネーブル                 */
#define SCR_RE          0x10u   /* レシーブイネーブル                  */
#define SCR_MPIE        0x08u   /* マルチプロセッサインタラプトイネーブル */
                                /* トランスミットエンドインタラプト     */
#define SCR_TEIE        0x04u   /* イネーブル                              */
#define SCR_CKE_MASK    0x03u   /* クロックソース選択用マスク              */
#define SCR_CKE         0x00u   /* クロックイネーブル                  */
                                /*   調歩同期式のとき                   */
                                /*      内
部クロック使用                */
                                /*      出力なし                    */

/*  シリアルモードジスタSMRの各ビット  */
                                /* コミュニケーションモード         */
#define SMR_CA_CLOCK    0x80u   /*      クロック同期式           */
#define SMR_CA_ASYNC    0x00u   /*      調歩同期式通              */
        /*  調歩同期式通信方：Asynchronous Communication method */
                                /* キャラクタレングス          */
#define SMR_CHR8        0x00u   /*      8ビット              */
#define SMR_CHR7        0x40u   /*      7ビット              */
                                /* パリティイネーブル          */
#define SMR_PE          0x20u   /*      パリティあり              */
#define SMR_PE_NON      0x00u   /*      パリティなし              */
#define SMR_OE_ODD      0x10u   /* パリティモード（奇数パリティ）*/
#define SMR_STOP2       0x08u   /* ストップビットレングス：2        */
#define SMR_STOP1       0x00u   /* ストップビットレングス：1        */
#define SMR_MP          0x04u   /* マルチプロセッサモード    */

/*
 *  シリアルコントロールレジスタのベースからのオフセット
 */
#define SMR (VB *)0x0   /*  シリアルモードレジスタ */
#define BRR (VB *)0x1   /*  ビットレートレジスタ  */
#define SCR (VB *)0x2   /*  シリアルコントロールレジスタ */
#define TDR (VB *)0x3   /*  トランスミットデータレジスタ */
#define SSR (VB *)0x4   /*  シリアルステータスレジスタ */
#define RDR (VB *)0x5   /*  レシーブデータレジスタ */

/*
 *  クロック周波数依存
 *  クロック周波数は19.6608MHz
 */
/*
 *  チャネル0:分周比とビットレートの設定
 */
#if CONFIG_BAUD == 9600
/*
 *  クロック        　19.6608MHz
 *  ビットレート　9600bps
 *
 *  　n=0(分周しないのでそのまま)
 *  　N=63で誤差0%
 *  よって、
 *  　シリアルモードレジスタSMRのクロックセレクトビットCKS=00
 *  　ビットレートレジスタBRR=63
 */
#define SMR_CKS_0       0x0u    /*  分周比           */
#define SCI_BRR_0       63u     /*  ビットレート          */
/*
 *  ボーレート設定後、クロックが安定するまでの待
ち時間
 *  　（最初の1ビット分）　
 *  BPS=9600bpsã®å ´åˆ
 *  　t = 1 / BPS = 104,167 = 105,000[nsec]
 */
#define SH1SCI_DELAY0   105000

#elif CONFIG_BAUD == 19200
/*
 *  クロック        　19.6608MHz
 *  ビットレート　19200bps
 *
 *  　n=0(分周しないのでそのまま)
 *  　N=31で誤差0%
 *  よって、
 *  　シリアルモードレジスタSMRのクロックセレクトビットCKS=00
 *  　ビットレートレジスタBRR=31
 */
#define SMR_CKS_0       0x0u    /*  分周比           */
#define SCI_BRR_0       31u     /*  ビットレート          */
/*
 *  ボーレート設定後、クロックが安定するまでの待
ち時間
 *  　（最初の1ビット分）　
 *  BPS=19200bpsã®å ´åˆ
 *  　t = 1 / BPS = 52,083 = 53,000[nsec]
 */
#define SH1SCI_DELAY0   53000

#elif CONFIG_BAUD == 38400
/*
 *  クロック        　19.6608MHz
 *  ビットレート　38400bps
 *
 *  　n=0(分周しないのでそのまま)
 *  　N=15で誤差0%
 *  よって、
 *  　シリアルモードレジスタSMRのクロックセレクトビットCKS=00
 *  　ビットレートレジスタBRR=15
 */
#define SMR_CKS_0       0x0u    /*  分周比           */
#define SCI_BRR_0       15u     /*  ビットレート          */
/*
 *  ボーレート設定後、クロックが安定するまでの待
ち時間
 *  　（最初の1ビット分）　
 *  BPS=38400bpsã®å ´åˆ
 *  　t = 1 / BPS = 26,042 = 27,000[nsec]
 */
#define SH1SCI_DELAY0   27000

#else   /*  CONFIG_BAUD  */
#error chanel0 is unsupported baud rate.

#endif  /*  CONFIG_BAUD  */


/*
 *  チャネル1:分周比とビットレートの設定
 */
#if CONFIG_BAUD_2 == 9600
/*
 *  クロック        　19.6608MHz
 *  ビットレート　9600bps
 *
 *  　n=0(分周しないのでそのまま)
 *  　N=63で誤差0%
 *  よって、
 *  　シリアルモードレジスタSMRのクロックセレクトビットCKS=00
 *  　ビットレートレジスタBRR=63
 */
#define SMR_CKS_1       0x0u    /*  分周比           */
#define SCI_BRR_1       63u     /*  ビットレート          */
/*
 *  ボーレート設定後、クロックが安定するまでの待
ち時間
 *  　（最初の1ビット分）　
 *  BPS=9600bpsã®å ´åˆ
 *  　t = 1 / BPS = 104,167 = 105,000[nsec]
 */
#define SH1SCI_DELAY1   105000

#elif CONFIG_BAUD_2 == 19200
/*
 *  クロック        　19.6608MHz
 *  ビットレート　19200bps
 *
 *  　n=0(分周しないのでそのまま)
 *  　N=31で誤差0%
 *  よって、
 *  　シリアルモードレジスタSMRのクロックセレクトビットCKS=00
 *  　ビットレートレジスタBRR=31
 */
#define SMR_CKS_1       0x0u    /*  分周比           */
#define SCI_BRR_1       31u     /*  ビットレート          */
/*
 *  ボーレート設定後、クロックが安定するまでの待
ち時間
 *  　（最初の1ビット分）　
 *  BPS=19200bpsã®å ´åˆ
 *  　t = 1 / BPS = 52,083 = 53,000[nsec]
 */
#define SH1SCI_DELAY1   53000

#elif CONFIG_BAUD_2 == 38400
/*
 *  クロック        　19.6608MHz
 *  ビットレート　38400bps
 *
 *  　n=0(分周しないのでそのまま)
 *  　N=15で誤差0%
 *  よって、
 *  　シリアルモードレジスタSMRのクロックセレクトビットCKS=00
 *  　ビットレートレジスタBRR=15
 */
#define SMR_CKS_1       0x0u    /*  分周比           */
#define SCI_BRR_1       15u     /*  ビットレート          */
/*
 *  ボーレート設定後、クロックが安定するまでの待
ち時間
 *  　（最初の1ビット分）　
 *  BPS=38400bpsã®å ´åˆ
 *  　t = 1 / BPS = 26,042 = 27,000[nsec]
 */
#define SH1SCI_DELAY1   27000

#else   /*  CONFIG_BAUD  */
#error chanel1 is unsupported baud rate.

#endif  /*  CONFIG_BAUD  */

/*
 *  シリアルポートの初期化ブロック
 */
static const SIOPINIB siopinib_table[TNUM_PORT] = 
{

#if TNUM_PORT == 1

        {
                (UW)SCI_SMR0,
                SCI_BRR_0,
                IPRD,
                0,
                (SMR_CA_ASYNC | SMR_CHR8 | SMR_PE_NON | SMR_STOP1 | SMR_CKS_0),
                SH1SCI_DELAY0,
                RS232C_INTERFACE,
        },

#elif TNUM_PORT == 2    /* of #if TNUM_PORT == 1 */

        {
                (UW)SCI_SMR0,
                SCI_BRR_0,
                IPRD,
                0,
                (SMR_CA_ASYNC | SMR_CHR8 | SMR_PE_NON | SMR_STOP1 | SMR_CKS_0),
                SH1SCI_DELAY0,
                RS232C_INTERFACE,
        },
        {
                (UW)SCI_SMR1,
                SCI_BRR_1,
                IPRE,
                12,
                (SMR_CA_ASYNC | SMR_CHR8 | SMR_PE_NON | SMR_STOP1 | SMR_CKS_1),
                SH1SCI_DELAY1,
                RS485_INTERFACE,
        },

#endif  /* of #if TNUM_PORT == 1 */

};

/*
 *  シリアルI/Oポート管理ブロックのエリア
 *  　　ID = 1 をSCI0に対応させている．
 */
static SIOPCB   siopcb_table[TNUM_SIOP];

/*
 *  シリアルI/OポートIDから管理ブロックを取り出すためのマクロ
 */
#define INDEX_SIOP(siopid)      ((UINT)((siopid) - 1))
#define get_siopcb(siopid)      (&(siopcb_table[INDEX_SIOP(siopid)]))

/*
 *  文字を受信できるか？
 */
Inline BOOL
sh1sci_getready(SIOPCB *siopcb)
{
        VB ssr = sil_reb_mem(siopcb->inib->base + SSR);
        return(ssr & SSR_RDRF);
}

/*
 *  文字を送信できるか？
 */
Inline BOOL
sh1sci_putready(SIOPCB *siopcb)
{
        VB ssr = sil_reb_mem(siopcb->inib->base + SSR);
        return(ssr & SSR_TDRE);
}

/*
 *  受信した文字の取出し
 */
Inline char
sh1sci_getchar(SIOPCB *siopcb)
{
        char data;

        data = sil_reb_mem(siopcb->inib->base + RDR);
        
        /*  レシーブデータレジスタフル・フラグのクリア  */
        sh1_anb_reg(siopcb->inib->base + SSR, (VB)~SSR_RDRF);
        return data;
}

/*
 *  送信する文字の書込み
 */
Inline void
sh1sci_putchar(SIOPCB *siopcb, char c)
{
        if (siopcb->inib->rs485if) {
                if (!(sil_reh_mem(PB_DR) & PB_TXE1)) {
                        sh1_orh_reg(PB_DR, PB_TXE1);    /* TXENA ON             */
                        sil_dly_nse(5000);              /* 5us 保護時間             */
                }
                sil_wrb_mem(siopcb->inib->base + TDR ,c);
                /*  トランスミットデータレジスタエンプティ・フラグのクリア*/
                sh1_anb_reg(siopcb->inib->base + SSR, (VB)~SSR_TDRE);
                /*  TXENA OFF制御のため、のコールバックの許可 */
                sh1sci_ena_cbr(siopcb, SIO_ERDY_SND);
        } else {
#ifdef GDB_STUB
                gdb_stub_putc( c );
#else
                sil_wrb_mem(siopcb->inib->base + TDR ,c);

                /*  トランスミットデータレジスタエンプティ・フラグのクリア*/
                sh1_anb_reg(siopcb->inib->base + SSR, (VB)~SSR_TDRE);
#endif
        }
}

/*
 *  SIOドライバの初期化ルーチン
 */
void
sh1sci_initialize(void)
{
        SIOPCB  *siopcb;
        UINT    i;

        /*
         *  シリアルI/Oポート管理ブロックの初期化
         */
        for (siopcb = siopcb_table, i = 0; i < TNUM_SIOP; siopcb++, i++) {
                siopcb->inib     = &siopinib_table[i];
                siopcb->openflag = FALSE;
        }
}

/*
 *  オープンしているポートがあるか？
 */
BOOL
sh1sci_openflag(ID siopid)
{
        SIOPCB *siopcb;

        siopcb = get_siopcb(siopid);
        return (siopcb->openflag);
}

/*
 *  シリアルI/Oポートのオープン
 */
SIOPCB *
sh1sci_opn_por(ID siopid, VP_INT exinf)
{
        SIOPCB *siopcb = get_siopcb(siopid);
        VB scr, smr;
        VH pbcr1;

#ifdef GDB_STUB
        if (siopid == PORT1) {
                siopcb->exinf = exinf;
                siopcb->openflag = TRUE;
                return(siopcb);
        }
#endif  /*  GDB_STUB  */

        sh1_anb_reg(siopcb->inib->base + SCR, (VB)~(SCR_TE | SCR_RE));  /*  送受信停止  */

        /*  ピンアサイン
         *     ã‚·ãƒªã‚¢ãƒ«ãƒ‡ãƒã‚¤ã‚¹è‡ªä½“ã®äº‹é …
ではないので
         *     本来はこのファイルに記述するのはふさわしくないが、
         *     hw_serial.cを用意するのもç…
©é›‘なので暫定的にここにå…
¥ã‚Œã¦ã„る。
         */
        pbcr1 = sil_reh_mem((VP)PBCR1);
        if (siopid == PORT1) {  /* PB08:RxD0 PB09:TxD0  */
                pbcr1 = (pbcr1 & PBCR1_TD0_RD0_MASK) | PBCR1_TD0 | PBCR1_RD0;
        } else {                /* PB10:RxD1 PB11:TxD1  */
                pbcr1 = (pbcr1 & PBCR1_TD1_RD1_MASK) | PBCR1_TD1 | PBCR1_RD1;
        }
        sil_wrh_mem((VP)PBCR1, pbcr1);
        
                                                /*  送受信フォーマット  */
        smr = siopcb->inib->smr_init;

        sil_wrb_mem(siopcb->inib->base + SMR, smr);
        
        sil_wrb_mem(siopcb->inib->base + BRR, (UB)siopcb->inib->baudrate);      /*  ボーレート設定       */

                                        /*  割込み禁止とクロックソースの選択 */
        scr = (VB)(~(SCR_TIE | SCR_RIE | SCR_TE | SCR_RE |
                          SCR_MPIE | SCR_TEIE | SCR_CKE_MASK) | SCR_CKE);
        sil_wrb_mem(siopcb->inib->base + SCR, scr);
        
        /*
         * ボーレートの設定後、1カウント分待
たなければならない。
         */
        sil_dly_nse(siopcb->inib->delay);

                                        /* エラーフラグをクリア       */
        sh1_anb_reg(siopcb->inib->base + SSR, (VB)~(SSR_ORER | SSR_FER | SSR_PER));
                                        /* 受信割り込み許可     */
                                        /* 送受信許可              */
        sh1_orb_reg(siopcb->inib->base + SCR, (SCR_RIE | SCR_TE | SCR_RE));
                        /*  送信割込みの許可は送信制御関数で行う  */

        siopcb->exinf = exinf;
        siopcb->openflag = TRUE;
        return(siopcb);
}

/*
 *  シリアルI/Oポートのクローズ
 */
void
sh1sci_cls_por(SIOPCB *siopcb)
{
                                /*  送受信停止、割込み禁止   */
        sh1_anb_reg(siopcb->inib->base + SCR, (VB)~(SCR_TIE | SCR_RIE | SCR_TE | SCR_RE));
        
        siopcb->openflag = FALSE;
}

/*
 *  シリアルI/Oポートへの文字送信
 */
BOOL
sh1sci_snd_chr(SIOPCB *siopcb, char c)
{
        if (sh1sci_putready(siopcb)) {
                sh1sci_putchar(siopcb, c);
                return(TRUE);
        }
        return(FALSE);
}

/*
 *  シリアルI/Oポートからの文字受信
 */
INT
sh1sci_rcv_chr(SIOPCB *siopcb)
{
        if (sh1sci_getready(siopcb)) {
                return((INT)(UB) sh1sci_getchar(siopcb));
                /*  (UB)でキャストするのはゼロ拡張にするため  */
        }
        return(-1);
}

/*
 *  シリアルI/Oポートからのコールバックの許可
 */
void
sh1sci_ena_cbr(SIOPCB *siopcb, UINT cbrtn)
{
        switch (cbrtn) {
        case SIO_ERDY_SND:      /* 送信割り込み要求を許可 */
                sh1_orb_reg(siopcb->inib->base + SCR, SCR_TIE);
                break;
        case SIO_ERDY_RCV:      /* 受信割り込み要求を許可 */
                sh1_orb_reg(siopcb->inib->base + SCR, SCR_RIE);
                break;
        }
}

/*
 *  シリアルI/Oポートからのコールバックの禁止
 */
void
sh1sci_dis_cbr(SIOPCB *siopcb, UINT cbrtn)
{
        switch (cbrtn) {
        case SIO_ERDY_SND:      /* 送信割り込み要求を禁止 */
                sh1_anb_reg(siopcb->inib->base + SCR, (VB)~SCR_TIE);
                if (siopcb->inib->rs485if) {
                                /* 送信終了割り込み許可 */
                        sh1_orb_reg(siopcb->inib->base + SCR, SSR_TEND);
                }
                break;
        case SIO_ERDY_RCV:      /* 受信割り込み要求を禁止 */
                sh1_anb_reg(siopcb->inib->base + SCR, (VB)~SCR_RIE);
                break;
        }
}

/*
 *  シリアルI/Oポートに対する送信割込み処理
 */
Inline void
sh1sci_isr_siop_out(SIOPCB *siopcb)
{
        VB scr = sil_reb_mem(siopcb->inib->base + SCR);
        
        if ((scr & SCR_TIE) != 0 && sh1sci_putready(siopcb)) {
                /*
                 *  送信通知コールバックルーチンを呼び出す．
                 */
                sh1sci_ierdy_snd(siopcb->exinf);
        }
}

/*
 *  シリアルI/Oポートに対する送信終了割込み処理
 */
Inline void
sh1sci_isr_siop_tend(SIOPCB *siopcb)
{
        /*
         * RS485 送信禁止制御
         */
        sh1_anb_reg(siopcb->inib->base + SCR, (VB)~SSR_TEND);
        sh1_anh_reg(PB_DR, ~PB_TXE1);   /* txenaポート禁止 */
}

/*
 *  シリアルI/Oポートに対する受信割込み処理
 */
Inline void
sh1sci_isr_siop_in(SIOPCB *siopcb)
{
        VB scr = sil_reb_mem(siopcb->inib->base + SCR);

        if ((scr & SCR_RIE) != 0 && sh1sci_getready(siopcb)) {
                /*
                 *  受信通知コールバックルーチンを呼び出す．
                 */
                sh1sci_ierdy_rcv(siopcb->exinf);
        }
}

/*
 *  SIO送信割込みサービスルーチン
 *  
 *  　SH1内
蔵のSCIでは割込み番号が送受信別、チャネル別に分かれているので、
 *  　SCI0の送信割込み以外でこのルーチンが呼ばれることはない
 *  
 */
void
sh1sci_isr_out(void)
{
        if (siopcb_table[0].openflag) {
                sh1sci_isr_siop_out(&(siopcb_table[0]));
        }
}

/*
 *  SIO受信割込みサービスルーチン
 *  
 *  　SH1内
蔵のSCIでは割込み番号が送受信別、チャネル別に分かれているので、
 *  　SCI0の受信割込み以外でこのルーチンが呼ばれることはない
 *  
 */
void
sh1sci_isr_in(void)
{
        if (siopcb_table[0].openflag) {
                sh1sci_isr_siop_in(&(siopcb_table[0]));
        }
}

/*
 *  SIO受信エラー割込みサービスルーチン
 *  
 *  　SH1内
蔵のSCIでは割込み番号がチャネル別に分かれているので、
 *  　SCI0の受信エラー割込み以外でこのルーチンが呼ばれることはない
 *  　
 *  　エラー処理自体はエラーフラグのクリアのみにとどめている。
 *  　　　・オーバーランエラー
 *  　　　・フレーミングエラー
 *  　　　・パリティエラー
 */
void
sh1sci_isr_error(void)
{
        VB ssr0;
        
        if (siopcb_table[0].openflag) {
                ssr0 = sil_reb_mem(SCI_SSR0);   /*  1度読み出して  */
                ssr0 &= ~(SSR_RDRF | SSR_ORER | SSR_FER | SSR_PER);
                sil_wrb_mem(SCI_SSR0, ssr0);    /*  エラーフラグクリア  */
        }
}

/*
 * ポーリングによる文字の送信
 */
void
sh1sci_putc_pol(char c)
{
        while(!sh1sci_putready(&siopcb_table[0]));
        sh1sci_putchar(&siopcb_table[0], c);
}

/* シリアル２ｃｈ目     */
#if TNUM_SIOP >= 2
/*
 *  SIO送信割込みサービスルーチン
 *  
 *  　SH1内
蔵のSCIでは割込み番号が送受信別、チャネル別に分かれているので、
 *  　SCI1の送信割込み以外でこのルーチンが呼ばれることはない
 *  
 */
void
sh1sci2_isr_out(void)
{
        if (siopcb_table[1].openflag) {
                sh1sci_isr_siop_out(&(siopcb_table[1]));
        }
}

/*
 *  SIO送信終了割込みサービスルーチン
 *  
 *  　SH1内
蔵のSCIでは割込み番号が送受信別、チャネル別に分かれているので、
 *  　SCI1の送信割込み以外でこのルーチンが呼ばれることはない
 *  
 */
void
sh1sci2_isr_tend(void)
{
        if (siopcb_table[1].openflag) {
                sh1sci_isr_siop_tend(&(siopcb_table[1]));
        }
}

/*
 *  SIO受信割込みサービスルーチン
 *  
 *  　SH1内
蔵のSCIでは割込み番号が送受信別、チャネル別に分かれているので、
 *  　SCI0の受信割込み以外でこのルーチンが呼ばれることはない
 *  
 */
void
sh1sci2_isr_in(void)
{
        if (siopcb_table[1].openflag) {
                sh1sci_isr_siop_in(&(siopcb_table[1]));
        }
}

/*
 *  SIO受信エラー割込みサービスルーチン
 *  
 *  　SH1内
蔵のSCIでは割込み番号がチャネル別に分かれているので、
 *  　SCI0の受信エラー割込み以外でこのルーチンが呼ばれることはない
 *  　
 *  　エラー処理自体はエラーフラグのクリアのみにとどめている。
 *  　　　・オーバーランエラー
 *  　　　・フレーミングエラー
 *  　　　・パリティエラー
 */
void
sh1sci2_isr_error(void)
{
        VB ssr1;
        
        if (siopcb_table[1].openflag) {
                ssr1 = sil_reb_mem(SCI_SSR1);   /*  1度読み出して  */
                ssr1 &= ~(SSR_RDRF | SSR_ORER | SSR_FER | SSR_PER);
                sil_wrb_mem(SCI_SSR1, ssr1);    /*  エラーフラグクリア  */
        }
}

/*
 * ポーリングによる文字の送信
 */
void
sh1sci2_putc_pol(char c)
{
        while(!sh1sci_putready(&siopcb_table[1]));
        sh1sci_putchar(&siopcb_table[1], c);
}

#endif /* TNUM_SIOP = 2 */