Ignore:
Timestamp:
Apr 5, 2019, 9:26:53 PM (5 years ago)
Author:
coas-nagasima
Message:

mbed関連を更新
シリアルドライバをmbedのHALを使うよう変更
ファイルディスクリプタの処理を更新

Location:
asp3_tinet_ecnl_arm/trunk/asp3_dcre/mbed/targets/TARGET_RENESAS/TARGET_RZA1XX
Files:
1 added
1 edited
1 moved

Legend:

Unmodified
Added
Removed

  • asp3_tinet_ecnl_arm/trunk/asp3_dcre/mbed/targets/TARGET_RENESAS/TARGET_RZA1XX/TARGET_RZ_A1H/device/inc/iodefines/pfv_iodefine.h

    r352 r374  
    1919* following link:
    2020* http://www.renesas.com/disclaimer*
    21 * Copyright (C) 2013-2014 Renesas Electronics Corporation. All rights reserved.
     21* Copyright (C) 2013-2015 Renesas Electronics Corporation. All rights reserved.
    2222*******************************************************************************/
    2323/*******************************************************************************
    … …  
    2525* $Rev: $
    2626* $Date::                           $
    27 * Description : Definition of I/O Register (V1.00a)
     27* Description : Definition of I/O Register for RZ/A1H,M (V2.00h)
    2828******************************************************************************/
    2929#ifndef PFV_IODEFINE_H
    3030#define PFV_IODEFINE_H
     31/* ->QAC 0639 : Over 127 members (C90) */
     32/* ->QAC 0857 : Over 1024 #define (C90) */
     33/* ->MISRA 18.4 : Pack unpack union */ /* ->SEC M1.6.2 */
    3134/* ->SEC M1.10.1 : Not magic number */
    3235
    33 struct st_pfv
    34 {                                                          /* PFV              */
     36#define PFV0    (*(struct st_pfv     *)0xE8205000uL) /* PFV0 */
     37#define PFV1    (*(struct st_pfv     *)0xE8205800uL) /* PFV1 */
     38
     39
     40/* Start of channel array defines of PFV */
     41
     42/* Channel array defines of PFV */
     43/*(Sample) value = PFV[ channel ]->PFVCR; */
     44#define PFV_COUNT  (2)
     45#define PFV_ADDRESS_LIST \
     46{   /* ->MISRA 11.3 */ /* ->SEC R2.7.1 */ \
     47    &PFV0, &PFV1 \
     48}   /* <-MISRA 11.3 */ /* <-SEC R2.7.1 */ /* { } is for MISRA 19.4 */
     49
     50/* End of channel array defines of PFV */
     51
     52
     53#define PFV0PFVCR (PFV0.PFVCR)
     54#define PFV0PFVICR (PFV0.PFVICR)
     55#define PFV0PFVISR (PFV0.PFVISR)
     56#define PFV0PFVID0 (PFV0.PFVID0)
     57#define PFV0PFVID1 (PFV0.PFVID1)
     58#define PFV0PFVID2 (PFV0.PFVID2)
     59#define PFV0PFVID3 (PFV0.PFVID3)
     60#define PFV0PFVID4 (PFV0.PFVID4)
     61#define PFV0PFVID5 (PFV0.PFVID5)
     62#define PFV0PFVID6 (PFV0.PFVID6)
     63#define PFV0PFVID7 (PFV0.PFVID7)
     64#define PFV0PFVOD0 (PFV0.PFVOD0)
     65#define PFV0PFVOD1 (PFV0.PFVOD1)
     66#define PFV0PFVOD2 (PFV0.PFVOD2)
     67#define PFV0PFVOD3 (PFV0.PFVOD3)
     68#define PFV0PFVOD4 (PFV0.PFVOD4)
     69#define PFV0PFVOD5 (PFV0.PFVOD5)
     70#define PFV0PFVOD6 (PFV0.PFVOD6)
     71#define PFV0PFVOD7 (PFV0.PFVOD7)
     72#define PFV0PFVIFSR (PFV0.PFVIFSR)
     73#define PFV0PFVOFSR (PFV0.PFVOFSR)
     74#define PFV0PFVACR (PFV0.PFVACR)
     75#define PFV0PFV_MTX_MODE (PFV0.PFV_MTX_MODE)
     76#define PFV0PFV_MTX_YG_ADJ0 (PFV0.PFV_MTX_YG_ADJ0)
     77#define PFV0PFV_MTX_YG_ADJ1 (PFV0.PFV_MTX_YG_ADJ1)
     78#define PFV0PFV_MTX_CBB_ADJ0 (PFV0.PFV_MTX_CBB_ADJ0)
     79#define PFV0PFV_MTX_CBB_ADJ1 (PFV0.PFV_MTX_CBB_ADJ1)
     80#define PFV0PFV_MTX_CRR_ADJ0 (PFV0.PFV_MTX_CRR_ADJ0)
     81#define PFV0PFV_MTX_CRR_ADJ1 (PFV0.PFV_MTX_CRR_ADJ1)
     82#define PFV0PFVSZR (PFV0.PFVSZR)
     83#define PFV1PFVCR (PFV1.PFVCR)
     84#define PFV1PFVICR (PFV1.PFVICR)
     85#define PFV1PFVISR (PFV1.PFVISR)
     86#define PFV1PFVID0 (PFV1.PFVID0)
     87#define PFV1PFVID1 (PFV1.PFVID1)
     88#define PFV1PFVID2 (PFV1.PFVID2)
     89#define PFV1PFVID3 (PFV1.PFVID3)
     90#define PFV1PFVID4 (PFV1.PFVID4)
     91#define PFV1PFVID5 (PFV1.PFVID5)
     92#define PFV1PFVID6 (PFV1.PFVID6)
     93#define PFV1PFVID7 (PFV1.PFVID7)
     94#define PFV1PFVOD0 (PFV1.PFVOD0)
     95#define PFV1PFVOD1 (PFV1.PFVOD1)
     96#define PFV1PFVOD2 (PFV1.PFVOD2)
     97#define PFV1PFVOD3 (PFV1.PFVOD3)
     98#define PFV1PFVOD4 (PFV1.PFVOD4)
     99#define PFV1PFVOD5 (PFV1.PFVOD5)
     100#define PFV1PFVOD6 (PFV1.PFVOD6)
     101#define PFV1PFVOD7 (PFV1.PFVOD7)
     102#define PFV1PFVIFSR (PFV1.PFVIFSR)
     103#define PFV1PFVOFSR (PFV1.PFVOFSR)
     104#define PFV1PFVACR (PFV1.PFVACR)
     105#define PFV1PFV_MTX_MODE (PFV1.PFV_MTX_MODE)
     106#define PFV1PFV_MTX_YG_ADJ0 (PFV1.PFV_MTX_YG_ADJ0)
     107#define PFV1PFV_MTX_YG_ADJ1 (PFV1.PFV_MTX_YG_ADJ1)
     108#define PFV1PFV_MTX_CBB_ADJ0 (PFV1.PFV_MTX_CBB_ADJ0)
     109#define PFV1PFV_MTX_CBB_ADJ1 (PFV1.PFV_MTX_CBB_ADJ1)
     110#define PFV1PFV_MTX_CRR_ADJ0 (PFV1.PFV_MTX_CRR_ADJ0)
     111#define PFV1PFV_MTX_CRR_ADJ1 (PFV1.PFV_MTX_CRR_ADJ1)
     112#define PFV1PFVSZR (PFV1.PFVSZR)
     113
     114#define PFVID_COUNT (8)
     115#define PFVOD_COUNT (8)
     116
     117
     118typedef struct st_pfv
     119{
     120                                                           /* PFV              */
    35121    volatile uint32_t  PFVCR;                                  /*  PFVCR           */
    36122    volatile uint32_t  PFVICR;                                 /*  PFVICR          */
    37123    volatile uint32_t  PFVISR;                                 /*  PFVISR          */
    38124    volatile uint8_t   dummy1[20];                             /*                  */
    39 #define PFVID_COUNT 8
     125
     126/* #define PFVID_COUNT (8) */
    40127    volatile uint32_t  PFVID0;                                 /*  PFVID0          */
    41128    volatile uint32_t  PFVID1;                                 /*  PFVID1          */
    … …  
    46133    volatile uint32_t  PFVID6;                                 /*  PFVID6          */
    47134    volatile uint32_t  PFVID7;                                 /*  PFVID7          */
    48 #define PFVOD_COUNT 8
     135
     136/* #define PFVOD_COUNT (8) */
    49137    volatile uint32_t  PFVOD0;                                 /*  PFVOD0          */
    50138    volatile uint32_t  PFVOD1;                                 /*  PFVOD1          */
    … …  
    67155    volatile uint32_t  PFV_MTX_CRR_ADJ1;                       /*  PFV_MTX_CRR_ADJ1 */
    68156    volatile uint32_t  PFVSZR;                                 /*  PFVSZR          */
    69 };
     157} r_io_pfv_t;
    70158
    71159
    72 #define PFV0    (*(struct st_pfv     *)0xE8205000uL) /* PFV0 */
    73 #define PFV1    (*(struct st_pfv     *)0xE8205800uL) /* PFV1 */
     160/* Channel array defines of PFV (2)*/
     161#ifdef  DECLARE_PFV_CHANNELS
     162volatile struct st_pfv*  PFV[ PFV_COUNT ] =
     163    /* ->MISRA 11.3 */ /* ->SEC R2.7.1 */
     164    PFV_ADDRESS_LIST;
     165    /* <-MISRA 11.3 */ /* <-SEC R2.7.1 */
     166#endif  /* DECLARE_PFV_CHANNELS */
     167/* End of channel array defines of PFV (2)*/
    74168
    75169
    76 /* Start of channnel array defines of PFV */
    77 
    78 /* Channnel array defines of PFV */
    79 /*(Sample) value = PFV[ channel ]->PFVCR; */
    80 #define PFV_COUNT  2
    81 #define PFV_ADDRESS_LIST \
    82 {   /* ->MISRA 11.3 */ /* ->SEC R2.7.1 */ \
    83     &PFV0, &PFV1 \
    84 }   /* <-MISRA 11.3 */ /* <-SEC R2.7.1 */ /* { } is for MISRA 19.4 */
    85 
    86 /* End of channnel array defines of PFV */
    87 
    88 
    89 #define PFV0PFVCR PFV0.PFVCR
    90 #define PFV0PFVICR PFV0.PFVICR
    91 #define PFV0PFVISR PFV0.PFVISR
    92 #define PFV0PFVID0 PFV0.PFVID0
    93 #define PFV0PFVID1 PFV0.PFVID1
    94 #define PFV0PFVID2 PFV0.PFVID2
    95 #define PFV0PFVID3 PFV0.PFVID3
    96 #define PFV0PFVID4 PFV0.PFVID4
    97 #define PFV0PFVID5 PFV0.PFVID5
    98 #define PFV0PFVID6 PFV0.PFVID6
    99 #define PFV0PFVID7 PFV0.PFVID7
    100 #define PFV0PFVOD0 PFV0.PFVOD0
    101 #define PFV0PFVOD1 PFV0.PFVOD1
    102 #define PFV0PFVOD2 PFV0.PFVOD2
    103 #define PFV0PFVOD3 PFV0.PFVOD3
    104 #define PFV0PFVOD4 PFV0.PFVOD4
    105 #define PFV0PFVOD5 PFV0.PFVOD5
    106 #define PFV0PFVOD6 PFV0.PFVOD6
    107 #define PFV0PFVOD7 PFV0.PFVOD7
    108 #define PFV0PFVIFSR PFV0.PFVIFSR
    109 #define PFV0PFVOFSR PFV0.PFVOFSR
    110 #define PFV0PFVACR PFV0.PFVACR
    111 #define PFV0PFV_MTX_MODE PFV0.PFV_MTX_MODE
    112 #define PFV0PFV_MTX_YG_ADJ0 PFV0.PFV_MTX_YG_ADJ0
    113 #define PFV0PFV_MTX_YG_ADJ1 PFV0.PFV_MTX_YG_ADJ1
    114 #define PFV0PFV_MTX_CBB_ADJ0 PFV0.PFV_MTX_CBB_ADJ0
    115 #define PFV0PFV_MTX_CBB_ADJ1 PFV0.PFV_MTX_CBB_ADJ1
    116 #define PFV0PFV_MTX_CRR_ADJ0 PFV0.PFV_MTX_CRR_ADJ0
    117 #define PFV0PFV_MTX_CRR_ADJ1 PFV0.PFV_MTX_CRR_ADJ1
    118 #define PFV0PFVSZR PFV0.PFVSZR
    119 #define PFV1PFVCR PFV1.PFVCR
    120 #define PFV1PFVICR PFV1.PFVICR
    121 #define PFV1PFVISR PFV1.PFVISR
    122 #define PFV1PFVID0 PFV1.PFVID0
    123 #define PFV1PFVID1 PFV1.PFVID1
    124 #define PFV1PFVID2 PFV1.PFVID2
    125 #define PFV1PFVID3 PFV1.PFVID3
    126 #define PFV1PFVID4 PFV1.PFVID4
    127 #define PFV1PFVID5 PFV1.PFVID5
    128 #define PFV1PFVID6 PFV1.PFVID6
    129 #define PFV1PFVID7 PFV1.PFVID7
    130 #define PFV1PFVOD0 PFV1.PFVOD0
    131 #define PFV1PFVOD1 PFV1.PFVOD1
    132 #define PFV1PFVOD2 PFV1.PFVOD2
    133 #define PFV1PFVOD3 PFV1.PFVOD3
    134 #define PFV1PFVOD4 PFV1.PFVOD4
    135 #define PFV1PFVOD5 PFV1.PFVOD5
    136 #define PFV1PFVOD6 PFV1.PFVOD6
    137 #define PFV1PFVOD7 PFV1.PFVOD7
    138 #define PFV1PFVIFSR PFV1.PFVIFSR
    139 #define PFV1PFVOFSR PFV1.PFVOFSR
    140 #define PFV1PFVACR PFV1.PFVACR
    141 #define PFV1PFV_MTX_MODE PFV1.PFV_MTX_MODE
    142 #define PFV1PFV_MTX_YG_ADJ0 PFV1.PFV_MTX_YG_ADJ0
    143 #define PFV1PFV_MTX_YG_ADJ1 PFV1.PFV_MTX_YG_ADJ1
    144 #define PFV1PFV_MTX_CBB_ADJ0 PFV1.PFV_MTX_CBB_ADJ0
    145 #define PFV1PFV_MTX_CBB_ADJ1 PFV1.PFV_MTX_CBB_ADJ1
    146 #define PFV1PFV_MTX_CRR_ADJ0 PFV1.PFV_MTX_CRR_ADJ0
    147 #define PFV1PFV_MTX_CRR_ADJ1 PFV1.PFV_MTX_CRR_ADJ1
    148 #define PFV1PFVSZR PFV1.PFVSZR
    149170/* <-SEC M1.10.1 */
     171/* <-MISRA 18.4 */ /* <-SEC M1.6.2 */
     172/* <-QAC 0857 */
     173/* <-QAC 0639 */
    150174#endif
Note: See TracChangeset for help on using the changeset viewer.