source: asp3_wo_tecs/trunk/arch/arm_gcc/mpcore/mpcore.h@ 302

/*
 *  TOPPERS Software
 *      Toyohashi Open Platform for Embedded Real-Time Systems
 * 
 *  Copyright (C) 2006-2015 by Embedded and Real-Time Systems Laboratory
 *              Graduate School of Information Science, Nagoya Univ., JAPAN
 * 
 *  上記著作権者
は，以下の(1)〜(4)ã®æ¡ä»¶ã‚’æº€ãŸã™å ´åˆã«é™ã‚Šï¼Œæœ¬ã‚½ãƒ•ãƒˆã‚¦ã‚§
 *  ア（本ソフトウェアを改変したものを含む．以下同じ）を使用・複製・改
 *  変・再é…
å¸ƒï¼ˆä»¥ä¸‹ï¼Œåˆ©ç”¨ã¨å‘¼ã¶ï¼‰ã™ã‚‹ã“とを無償で許諾する．
 *  (1) æœ¬ã‚½ãƒ•ãƒˆã‚¦ã‚§ã‚¢ã‚’ã‚½ãƒ¼ã‚¹ã‚³ãƒ¼ãƒ‰ã®å½¢ã§åˆ©ç”¨ã™ã‚‹å ´åˆã«ã¯ï¼Œä¸Šè¨˜ã®è‘—ä½œ
 *      権表示，この利用条件および下記の無保証規定が，そのままの形でソー
 *      スコード中に含まれていること．
 *  (2) 本ソフトウェアを，ライブラリ形式など，他のソフトウェア開発に使
 *      用できる形で再é…
å¸ƒã™ã‚‹å ´åˆã«ã¯ï¼Œå†é…
å¸ƒã«ä¼´ã†ãƒ‰ã‚­ãƒ¥ãƒ¡ãƒ³ãƒˆï¼ˆåˆ©ç”¨
 *      者
マニュアルなど）に，上記の著作権表示，この利用条件および下記
 *      の無保証規定を掲載すること．
 *  (3) 本ソフトウェアを，機器に組み込むなど，他のソフトウェア開発に使
 *      用できない形で再é…
å¸ƒã™ã‚‹å ´åˆã«ã¯ï¼Œæ¬¡ã®ã„ずれかの条件を満たすこ
 *      と．
 *    (a) 再é…
å¸ƒã«ä¼´ã†ãƒ‰ã‚­ãƒ¥ãƒ¡ãƒ³ãƒˆï¼ˆåˆ©ç”¨è€…
マニュアルなど）に，上記の著
 *        作権表示，この利用条件および下記の無保証規定を掲載すること．
 *    (b) 再é…
å¸ƒã®å½¢æ…
‹ã‚’，別に定める方法によって，TOPPERSプロジェクトに
 *        å ±å‘Šã™ã‚‹ã“ã¨ï¼Ž
 *  (4) 本ソフトウェアの利用により直接的または間接的に生じるいかなる損
 *      害からも，上記著作権者
およびTOPPERSプロジェクトをå…
è²¬ã™ã‚‹ã“と．
 *      また，本ソフトウェアのユーザまたはエンドユーザからのいかなる理
 *      由に基づく請求からも，上記著作権者
およびTOPPERSプロジェクトを
 *      å…
è²¬ã™ã‚‹ã“と．
 * 
 *  本ソフトウェアは，無保証で提供されているものである．上記著作権者
お
 *  よびTOPPERSプロジェクトは，本ソフトウェアに関して，特定の使用目的
 *  に対する適合性も含めて，いかなる保証も行わない．また，本ソフトウェ
 *  アの利用により直接的または間接的に生じたいかなる損害に関しても，そ
 *  ã®è²¬ä»»ã‚’è² ã‚ãªã„ï¼Ž
 * 
 *  $Id: mpcore.h 357 2015-07-25 12:05:26Z ertl-hiro $
 */

/*
 *              MPCoreサポートモジュール
 */

#ifndef TOPPERS_MPCORE_H
#define TOPPERS_MPCORE_H

#include <sil.h>
#include "arm.h"

/*
 *  CP15の補助制御レジスタ（ACTLR）の設定値
 */
#if __TARGET_ARCH_ARM == 6
#define CP15_ACTLR_SMP                  UINT_C(0x00000020)
#else /* __TARGET_ARCH_ARM == 6 */
#define CP15_ACTLR_SMP                  UINT_C(0x00000040)
#endif /* __TARGET_ARCH_ARM == 6 */

/*
 *  SCU（スヌープ制御ユニット）関連の定義
 */

/*
 *  SCUレジスタの番地の定義
 */
#define MPCORE_SCU_BASE         (MPCORE_PMR_BASE + 0x0000U)
#define MPCORE_SCU_CTRL         ((uint32_t *)(MPCORE_SCU_BASE + 0x00U))
#define MPCORE_SCU_CONFIG       ((uint32_t *)(MPCORE_SCU_BASE + 0x04U))
#define MPCORE_SCU_CPUSTAT      ((uint32_t *)(MPCORE_SCU_BASE + 0x08U))
#define MPCORE_SCU_INVALL       ((uint32_t *)(MPCORE_SCU_BASE + 0x0cU))

/*
 *  SCU制御レジスタ（SCU_CTRL）の設定値
 */
#define MPCORE_SCU_CTRL_ENABLE          UINT_C(0x00000001)

/*
 *  SCUインバリデートオールレジスタ（SCU_INVALL）の設定値
 */
#define MPCORE_SCU_INVALL_ALLWAYS       UINT_C(0x0000ffff)

/*
 *  GIC関連の定義
 */

/*
 *  GICレジスタのベースアドレスの定義
 */
#define GICC_BASE                       (MPCORE_PMR_BASE + UINT_C(0x0100))
#define GICD_BASE                       (MPCORE_PMR_BASE + UINT_C(0x1000))

/*
 *  プライベートタイマとウォッチドッグ関連の定義
 */

/*
 *  プライベートタイマとウォッチドッグの割込み番号
 */
#define MPCORE_IRQNO_TMR        29U                     /* プライベートタイマの割込み番号 */
#define MPCORE_IRQNO_WDG        30U                     /* ウォッチドッグの割込み番号 */

/*
 *  プライベートタイマとウォッチドッグレジスタの番地の定義
 */
#define MPCORE_TMR_BASE         (MPCORE_PMR_BASE + 0x0600U)
#define MPCORE_TMR_LR           ((uint32_t *)(MPCORE_TMR_BASE + 0x00U))
#define MPCORE_TMR_CNT          ((uint32_t *)(MPCORE_TMR_BASE + 0x04U))
#define MPCORE_TMR_CTRL         ((uint32_t *)(MPCORE_TMR_BASE + 0x08U))
#define MPCORE_TMR_ISR          ((uint32_t *)(MPCORE_TMR_BASE + 0x0cU))
#define MPCORE_WDG_LR           ((uint32_t *)(MPCORE_TMR_BASE + 0x20U))
#define MPCORE_WDG_CNT          ((uint32_t *)(MPCORE_TMR_BASE + 0x24U))
#define MPCORE_WDG_CTRL         ((uint32_t *)(MPCORE_TMR_BASE + 0x28U))
#define MPCORE_WDG_ISR          ((uint32_t *)(MPCORE_TMR_BASE + 0x2cU))
#define MPCORE_WDG_RST          ((uint32_t *)(MPCORE_TMR_BASE + 0x30U))
#define MPCORE_WDG_DIS          ((uint32_t *)(MPCORE_TMR_BASE + 0x34U))

/*
 *  プライベートタイマ制御レジスタ（MPCORE_TMR_CTRL）の設定値
 */
#define MPCORE_TMR_CTRL_DISABLE                 0x00U
#define MPCORE_TMR_CTRL_ENABLE                  0x01U
#define MPCORE_TMR_CTRL_AUTORELOAD              0x02U
#define MPCORE_TMR_CTRL_ENAINT                  0x04U
#define MPCORE_TMR_CTRL_PS_SHIFT                8

/*
 *  プライベートタイマ割込みステータスレジスタ（MPCORE_TMR_ISR）の設定値
 */
#define MPCORE_TMR_ISR_EVENTFLAG                0x01U

/*
 *  ウォッチドッグ制御レジスタ（MPCORE_WDG_CTRL）の参ç…
§å€¤
 */
#define MPCORE_WDG_CTRL_DISABLE                 0x00U
#define MPCORE_WDG_CTRL_ENABLE                  0x01U
#define MPCORE_WDG_CTRL_AUTORELOAD              0x02U
#define MPCORE_WDG_CTRL_ENAINT                  0x04U
#define MPCORE_WDG_CTRL_WDGMODE                 0x08U
#define MPCORE_WDG_CTRL_PS_SHIFT                8

/*
 *  ウォッチドッグ割込みステータスレジスタ（MPCORE_WDG_ISR）の参ç…
§å€¤
 */
#define MPCORE_WDG_ISR_EVENTFLAG                0x01U

/*
 *  グローバルタイマ関連の定義
 */
#if __TARGET_ARCH_ARM == 7

/*
 *  グローバルタイマレジスタの番地の定義
 */
#define MPCORE_GTC_BASE         (MPCORE_PMR_BASE + 0x0200U)
#define MPCORE_GTC_COUNT_L      ((uint32_t *)(MPCORE_GTC_BASE + 0x00U))
#define MPCORE_GTC_COUNT_U      ((uint32_t *)(MPCORE_GTC_BASE + 0x04U))
#define MPCORE_GTC_CTRL         ((uint32_t *)(MPCORE_GTC_BASE + 0x08U))
#define MPCORE_GTC_ISR          ((uint32_t *)(MPCORE_GTC_BASE + 0x0cU))
#define MPCORE_GTC_CVR_L        ((uint32_t *)(MPCORE_PMR_BASE + 0x10U))
#define MPCORE_GTC_CVR_U        ((uint32_t *)(MPCORE_PMR_BASE + 0x14U))

/*
 *  グローバルタイマ制御レジスタ（MPCORE_GTC_CTRL）の設定値
 */
#define MPCORE_GTC_CTRL_ENABLE                  0x01U

#endif /* __TARGET_ARCH_ARM == 7 */

#ifndef TOPPERS_MACRO_ONLY

/*
 *  SMPモードに設定
 */
Inline void
mpcore_enable_smp(void)
{
        uint32_t        reg;

        CP15_READ_ACTLR(reg);
        reg |= CP15_ACTLR_SMP;
        CP15_WRITE_ACTLR(reg);
}

/*
 *  SCU（スヌープ制御ユニット）の操作
 */

/*
 *  SCUのイネーブル
 */
Inline void
mpcore_enable_scu(void)
{
        uint32_t        reg;

        /*
         *  SCUのすべてのタグを無効化する．
         */
        sil_wrw_mem(MPCORE_SCU_INVALL, MPCORE_SCU_INVALL_ALLWAYS);

        /*
         *  SCUを有効にする．
         */
        reg = sil_rew_mem(MPCORE_SCU_CTRL);
        reg |= MPCORE_SCU_CTRL_ENABLE;
        sil_wrw_mem(MPCORE_SCU_CTRL, reg);
        data_sync_barrier();
}

#endif /* TOPPERS_MACRO_ONLY */
#endif /* TOPPERS_MPCORE_H */