source: asp3_tinet_ecnl_arm/trunk/asp3_dcre/arch/arm_gcc/common/core_test.h@ 352

Last change on this file since 352 was 352, checked in by coas-nagasima, 6 years ago

arm向けASP3版ECNLを追加
  • Property svn:eol-style set to native
  • Property svn:mime-type set to text/x-chdr;charset=UTF-8
File size: 5.7 KB
Line 
1/*
2 * TOPPERS/ASP Kernel
3 * Toyohashi Open Platform for Embedded Real-Time Systems/
4 * Advanced Standard Profile Kernel
5 *
6 * Copyright (C) 2006-2016 by Embedded and Real-Time Systems Laboratory
7 * Graduate School of Information Science, Nagoya Univ., JAPAN
8 *
9 * 上記著作権者は，以下の(1)～(4)の条件を満たす場合に限り，本ソフトウェ
10 * ア（本ソフトウェアを改変したものを含む．以下同じ）を使用・複製・改
11 * 変・再配布（以下，利用と呼ぶ）することを無償で許諾する．
12 * (1) 本ソフトウェアをソースコードの形で利用する場合には，上記の著作
13 * 権表示，この利用条件および下記の無保証規定が，そのままの形でソー
14 * スコード中に含まれていること．
15 * (2) 本ソフトウェアを，ライブラリ形式など，他のソフトウェア開発に使
16 * 用できる形で再配布する場合には，再配布に伴うドキュメント（利用
17 * 者マニュアルなど）に，上記の著作権表示，この利用条件および下記
18 * の無保証規定を掲載すること．
19 * (3) 本ソフトウェアを，機器に組み込むなど，他のソフトウェア開発に使
20 * 用できない形で再配布する場合には，次のいずれかの条件を満たすこ
21 * と．
22 * (a) 再配布に伴うドキュメント（利用者マニュアルなど）に，上記の著
23 * 作権表示，この利用条件および下記の無保証規定を掲載すること．
24 * (b) 再配布の形態を，別に定める方法によって，TOPPERSプロジェクトに
25 * 報告すること．
26 * (4) 本ソフトウェアの利用により直接的または間接的に生じるいかなる損
27 * 害からも，上記著作権者およびTOPPERSプロジェクトを免責すること．
28 * また，本ソフトウェアのユーザまたはエンドユーザからのいかなる理
29 * 由に基づく請求からも，上記著作権者およびTOPPERSプロジェクトを
30 * 免責すること．
31 *
32 * 本ソフトウェアは，無保証で提供されているものである．上記著作権者お
33 * よびTOPPERSプロジェクトは，本ソフトウェアに関して，特定の使用目的
34 * に対する適合性も含めて，いかなる保証も行わない．また，本ソフトウェ
35 * アの利用により直接的または間接的に生じたいかなる損害に関しても，そ
36 * の責任を負わない．
37 *
38 * $Id$
39 */
40
41/*
42 * テストプログラムのコア依存部（ARM用）
43 *
44 * このヘッダファイルは，target_test.h（または，そこからインクルードさ
45 * れるファイル）のみからインクルードされる．他のファイルから直接イン
46 * クルードしてはならない．
47 */
48
49#ifndef TOPPERS_CORE_TEST_H
50#define TOPPERS_CORE_TEST_H
51
52#include <t_stddef.h>
53#include "arm.h"
54
55/*
56 * CPU例外の発生
57 */
58
59#ifndef ILLEGAL_IADDR
60#define ILLEGAL_IADDR 0xd0000000U /* 不正命令アドレス */
61#endif /* ILLEGAL_IADDR */
62
63#ifndef ILLEGAL_DADDR
64#define ILLEGAL_DADDR 0xd0000000U /* 不正データアドレス */
65#endif /* ILLEGAL_DADDR */
66
67/*
68 * スーパバイザコールによるCPU例外の発生
69 *
70 * CPU例外ハンドラから，そのままリターンすることができる．svc命令によ
71 * りlrレジスタが上書きされるため，lrレジスタは破壊されるものと指定し
72 * ている．
73 */
74#if defined(USE_SVC_CPUEXC)
75
76#define CPUEXC1 EXCNO_SVC /* スーパバイザコール */
77#define RAISE_CPU_EXCEPTION Asm("svc #0":::"lr")
78#define PREPARE_RETURN_CPUEXC
79
80/*
81 * プリフェッチアボートによるCPU例外の発生
82 *
83 * プリフェッチアボートを起こした命令をスキップしてCPU例外ハンドラから
84 * リターンするために，戻り番地はそのままで良い（ARMモードで使うことを
85 * 想定）．
86 */
87#elif defined(USE_PABORT_CPUEXC)
88
89#define CPUEXC1 EXCNO_PABORT /* プリフェッチアボート */
90#define RAISE_CPU_EXCEPTION ((void (*)(void)) ILLEGAL_IADDR)()
91#define PREPARE_RETURN_CPUEXC
92
93/*
94 * データアボートによるCPU例外の発生
95 *
96 * データアボートを起こした命令をスキップしてCPU例外ハンドラからリター
97 * ンするために，戻り番地から4を減算する（ARMモードで使うことを想定）．
98 */
99#elif defined(USE_DABORT_CPUEXC)
100
101#include "arm.h"
102#define CPUEXC1 EXCNO_DABORT /* データアボート */
103#define RAISE_CPU_EXCEPTION (void)(*((volatile uint32_t *) ILLEGAL_DADDR))
104#define PREPARE_RETURN_CPUEXC ((T_EXCINF *) p_excinf)->pc -= 4U
105
106/*
107 * フェイタルデータアボート処理
108 *
109 * スタックポインタを不正にして，フェイタルデータアボート処理を行わせ
110 * る．CPU例外ハンドラからはリターンできない．
111 */
112#elif defined(USE_FATAL_DABORT_CPUEXC)
113
114#define CPUEXC1 EXCNO_DABORT /* データアボート */
115#define RAISE_CPU_EXCEPTION Asm("mov sp, %0"::"I"(ILLEGAL_DADDR))
116
117/*
118 * 未定義命令によるCPU例外の発生
119 *
120 * RAISE_CPU_EXCEPTIONは，ARMモードで使うことを想定している．CPU例外ハ
121 * ンドラから，そのままリターンすることができる．使用している未定義命
122 * 令は，"Multiply and multiply accumulate"命令群のエンコーディング内
123 * における未定義命令である．
124 */
125#else
126
127#define CPUEXC1 EXCNO_UNDEF /* 未定義命令 */
128#define RAISE_CPU_EXCEPTION Asm(".word 0xf0500090")
129#define PREPARE_RETURN_CPUEXC
130
131#endif
132#endif /* TOPPERS_CORE_TEST_H */
Note: See TracBrowser for help on using the repository browser.