Index: EcnlProtoTool/trunk/asp3_dcre/target/gr_peach_gcc/target_user.txt
===================================================================
--- EcnlProtoTool/trunk/asp3_dcre/target/gr_peach_gcc/target_user.txt	(revision 331)
+++ EcnlProtoTool/trunk/asp3_dcre/target/gr_peach_gcc/target_user.txt	(revision 429)
@@ -3,6 +3,6 @@
 		GR-PEACH依存部 ユーザーズマニュアル
 
-		対応バージョン: Release 3.1
-		最終更新: 2016年4月2日
+		対応バージョン: Release 3.5.0
+		最終更新: 2019年10月6日
 
 このドキュメントは，TOPPERS/ASP3カーネルのGR-PEACHターゲット依存部を使
@@ -14,8 +14,8 @@
      Advanced Standard Profile Kernel
 
- Copyright (C) 2008-2016 by Embedded and Real-Time Systems Laboratory
+ Copyright (C) 2008-2019 by Embedded and Real-Time Systems Laboratory
              Graduate School of Information Science, Nagoya Univ., JAPAN
  
- 上記著作権者は，以下の(1)〜(4)の条件を満たす場合に限り，本ソフトウェ
+ 上記著作権者は，以下の(1)～(4)の条件を満たす場合に限り，本ソフトウェ
  ア（本ソフトウェアを改変したものを含む．以下同じ）を使用・複製・改
  変・再配布（以下，利用と呼ぶ）することを無償で許諾する．
@@ -46,5 +46,5 @@
  の責任を負わない．
  
- $Id: target_user.txt 1145 2017-02-06 04:26:43Z coas-nagasima $
+ $Id: target_user.txt 1280 2019-10-06 01:47:52Z ertl-hiro $
 ----------------------------------------------------------------------
 
@@ -57,4 +57,23 @@
 
 ○目次
+
+１．GR-PEACHターゲット依存部の概要
+	1.1 対応するターゲットシステムとターゲット略称
+	1.2 ターゲット依存部の構成
+	1.3 依存している個別パッケージのバージョン番号
+	1.4 開発環境／デバッグ環境と動作確認条件
+	1.5 メモリマップ
+２．ターゲット定義事項の規定
+３．ドライバ関連の情報
+	3.1 タイマドライバ
+	3.2 シリアルインタフェースドライバ
+	3.3 システムログの低レベル出力
+４．システム構築手順と実行手順
+	4.1 ROM実行の場合の構築手順と実行手順
+	4.2 RAM実行の場合の構築手順と実行手順
+	4.3 ドライバのインストール
+５．リファレンス
+	5.1 ディレクトリ構成・ファイル構成
+	5.2 バージョン履歴
 
 
@@ -98,39 +117,40 @@
 		arm_gcc/doc/		ARM依存部に関するドキュメント
 		gcc/				GCC開発環境依存部
-		tracelog/			トレースログ記録のサンプルコード
 
 1.3 依存している個別パッケージのバージョン番号
 
-GR-PEACHターゲット依存部（バージョン 3.1.0）の個別パッケージが依存して
+GR-PEACHターゲット依存部（バージョン 3.4.0）の個別パッケージが依存して
 いる個別パッケージと，動作確認を行ったバージョンは次の通り．
 
 	個別パッケージの名称	バージョン	個別パッケージファイル名
 	------------------------------------------------------------------
-	ターゲット非依存部		3.1.0		asp3-3.1.0.tar.gz
+	ターゲット非依存部		3.4.0		asp3-3.4.0.tar.gz
 
 1.4 開発環境／デバッグ環境と動作確認条件
 
-開発環境として，以下のURLからプリビルド版をダウンロードすることができる
-GCC ARM Embeddedを用いている．
-
-	https://launchpad.net/gcc-arm-embedded/
+開発環境として，以下のURLからプリビルド版をダウンロードすることができ
+るGNU ARM Embedded Toolchainを用いている（Cortex-MとCortex-R向けの開発
+環境であるが，Cortex-A向けにも使用できる）．
+
+	https://developer.arm.com/open-source/gnu-toolchain/gnu-rm
 
 動作確認を行ったバージョンは次の通り．
 
-	gcc: version 4.8.3 20140228
-	binutils（objcopy，objdump）：2.23.2.20140228
-
-デバッグ環境として，オンボードのCMSIS-DAPから，OpenOCDを経由して，GDBを
-用いる環境で動作確認を行っている．動作確認を行ったデバッグ環境のバージョ
-ンは次の通り．
+	gcc: 7.3.1 20180622
+	binutils（objcopy，objdump）：2.30.0.20180329
+
+デバッグ環境として，オンボードのCMSIS-DAPから，OpenOCDを経由して，GDB
+を用いる環境で動作確認を行っている．動作確認を行ったデバッグ環境のバー
+ジョンは次の通り．
 
 	gdb: 7.6.0.20140228-cvs
 	openocd: 0.10.0-dev-00287-g85cec24
 
-古いバージョンのOpenOCDでは正しく動作しないことが報告されているため，注
-意が必要である．
-
-GUIベースの開発環境／デバッグ環境として，Atollic TrueStudioを用いること
-ができる．
+新しいgdb（8.1.0.20180315-git）を使用したところ，OpenOCDとうまく接続で
+きなかったため，やや古いgdbを使用している．また，異なるバージョンの
+OpenOCDでは正しく動作しないことが報告されているため，注意が必要である．
+
+GUIベースの開発環境／デバッグ環境として，Atollic TrueSTUDIOを用いるこ
+とができる．
 
 1.5 メモリマップ
@@ -143,10 +163,11 @@
 	0xe8000000 - 0xffffffff：I/O領域（384MB），予約領域を含む
 
-内蔵SRAM領域の先頭の16KBは，ブートローダを置くために使用する．
+シリアルフラッシュメモリの先頭の16KBは，ブートローダを置くために使用す
+る．
 
 RAM実行の場合は，以下のメモリマップを想定している．
 
-	0x20000000 - 0x200fffff：内蔵SRAM（1MB）… ROM領域として使用
-	0x20100000 - 0x209fffff：内蔵SRAM（9MB）
+	0x20000000 - 0x200fffff：ROMとみなす内蔵SRAM領域（1MB）
+	0x20100000 - 0x209fffff：RAMとみなす内蔵SRAM領域（9MB）
 	0x3fe00000 - 0x3fffffff：I/O領域（2MB），予約領域を含む
 	0xe8000000 - 0xffffffff：I/O領域（384MB），予約領域を含む
@@ -156,5 +177,5 @@
 
 メモリマップを変更する場合には，target_kernel_impl.cとgr_peach_rom.ld
-（または，pr_peach_ram.kd）を修正する必要がある．
+（または，pr_peach_ram.ld）を修正する必要がある．
 
 
@@ -164,5 +185,5 @@
 装されている．ARMコア依存部およびRZ/A1チップ依存部におけるターゲット定
 義事項の規定については，「ARM依存部 ユーザーズマニュアル」を参照するこ
-と．それらの規定以外に，GR-PEACHターゲット定義の事項はない．
+と．
 
 
@@ -180,10 +201,13 @@
 コミュニケーションインタフェースをサポートしている．
 
-USB経由でホストと接続できるポートは，SCIFのチャネル2（チャネル番号は0か
-ら始まるので，ポート3に相当）である．一方，sample1.cdlでは，ログタスク
-およびサンプルプログラムが使うポートがポート1となっているため，ポート1
-とポート3を入れ換えている．すなわち，シリアルインタフェースドライバのポー
-ト1がSCIFのチャネル2，ポート2がチャネル1，ポート3がチャネル0，ポート4が
-チャネル3，…に対応している．
+GR-PEACHでUSB経由でホストと接続できるポートは，SCIFのチャネル2（チャネ
+ル番号は0から始まるので，ポート3に相当）である．一方，サンプルプログラ
+ム（sample1.cdl）では，ログタスクおよびサンプルプログラムが使うポート
+がポート1となっているため，ポート1とポート3を入れ換えている．すなわち，
+シリアルインタフェースドライバのポート1がSCIFのチャネル2，ポート2がチャ
+ネル1，ポート3がチャネル0，ポート4がチャネル3，…に対応している．この
+対応を変更するには，tSIOPortGRPeach.cdlを修正する必要がある．
+
+各ポートは，以下の通りに設定している．
 
 	ボーレート：115200bps
@@ -191,7 +215,7 @@
 	パリティ：なし
 	ストップビット：1ビット
-	フロー制御：なし
-
-この対応を変更するには，tSIOPortGRPeach.cdlを修正する必要がある．
+
+この設定は，RZ/A1チップ依存部で行っているが，tSIOPortGRPeach.cdlを修正
+することで変更することができる．
 
 3.3 システムログの低レベル出力
@@ -292,10 +316,6 @@
 		renesas_rza1h_swd.cfg	OpenOCDの起動スクリプト
 		sf_boot.c				ブートローダ（ROM実行用）
-		tPutLogGRPeach.c		システムログの低レベル出力
-		tPutLogGRPeach.cdl		システムログの低レベル出力のコンポーネント記述
 		tSIOPortGRPeach.cdl		シリアルインタフェースドライバのターゲット
 								依存部（GR-PEACH用）のコンポーネント記述
-		tSIOPortGRPeachMain_inline.h	シリアルインタフェースドライバの
-								ターゲット依存部（GR-PEACH用）
 		target.cdl				コンポーネント記述ファイルのターゲット依存部
 		target_cfg1_out.h		cfg1_out.cのリンクに必要なスタブの定義
@@ -322,4 +342,8 @@
 
 	2016年5月15日	Release	3.1.0		最初の一般公開
+	2017年7月21日	Release	3.2.0
+	2018年4月19日	Release	3.3.0
+	2019年3月20日	Release	3.4.0
+	2019年10月6日	Release	3.5.0
 
 以上
