[384] | 1 | /*
|
---|
| 2 | * TOPPERS/SSP Kernel
|
---|
| 3 | * Toyohashi Open Platform for Embedded Real-Time Systems/
|
---|
| 4 | * Advanced Standard Profile Kernel
|
---|
| 5 | *
|
---|
| 6 | * Copyright (C) 2007 by Embedded and Real-Time Systems Laboratory
|
---|
| 7 | * Graduate School of Information Science, Nagoya Univ., JAPAN
|
---|
| 8 | * Copyright (C) 2012 by Meika Sugimoto
|
---|
| 9 | * Copyright (C) 2015, 2019 by Naoki Saito
|
---|
| 10 | * Nagoya Municipal Industrial Research Institute, JAPAN
|
---|
| 11 | *
|
---|
| 12 | * ä¸è¨èä½æ¨©è
|
---|
| 13 | ã¯ï¼ä»¥ä¸ã®(1)ã(4)ã®æ¡ä»¶ãæºããå ´åã«éãï¼æ¬ã½ããã¦ã§
|
---|
| 14 | * ã¢ï¼æ¬ã½ããã¦ã§ã¢ãæ¹å¤ãããã®ãå«ãï¼ä»¥ä¸åãï¼ã使ç¨ã»è¤è£½ã»æ¹
|
---|
| 15 | * å¤ã»åé
|
---|
| 16 | å¸ï¼ä»¥ä¸ï¼å©ç¨ã¨å¼ã¶ï¼ãããã¨ãç¡åã§è¨±è«¾ããï¼
|
---|
| 17 | * (1) æ¬ã½ããã¦ã§ã¢ãã½ã¼ã¹ã³ã¼ãã®å½¢ã§å©ç¨ããå ´åã«ã¯ï¼ä¸è¨ã®èä½
|
---|
| 18 | * 権表示ï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨ã®ç¡ä¿è¨¼è¦å®ãï¼ãã®ã¾ã¾ã®å½¢ã§ã½ã¼
|
---|
| 19 | * ã¹ã³ã¼ãä¸ã«å«ã¾ãã¦ãããã¨ï¼
|
---|
| 20 | * (2) æ¬ã½ããã¦ã§ã¢ãï¼ã©ã¤ãã©ãªå½¢å¼ãªã©ï¼ä»ã®ã½ããã¦ã§ã¢éçºã«ä½¿
|
---|
| 21 | * ç¨ã§ããå½¢ã§åé
|
---|
| 22 | å¸ããå ´åã«ã¯ï¼åé
|
---|
| 23 | å¸ã«ä¼´ãããã¥ã¡ã³ãï¼å©ç¨
|
---|
| 24 | * è
|
---|
| 25 | ããã¥ã¢ã«ãªã©ï¼ã«ï¼ä¸è¨ã®èä½æ¨©è¡¨ç¤ºï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨
|
---|
| 26 | * ã®ç¡ä¿è¨¼è¦å®ãæ²è¼ãããã¨ï¼
|
---|
| 27 | * (3) æ¬ã½ããã¦ã§ã¢ãï¼æ©å¨ã«çµã¿è¾¼ããªã©ï¼ä»ã®ã½ããã¦ã§ã¢éçºã«ä½¿
|
---|
| 28 | * ç¨ã§ããªãå½¢ã§åé
|
---|
| 29 | å¸ããå ´åã«ã¯ï¼æ¬¡ã®ããããã®æ¡ä»¶ãæºããã
|
---|
| 30 | * ã¨ï¼
|
---|
| 31 | * (a) åé
|
---|
| 32 | å¸ã«ä¼´ãããã¥ã¡ã³ãï¼å©ç¨è
|
---|
| 33 | ããã¥ã¢ã«ãªã©ï¼ã«ï¼ä¸è¨ã®è
|
---|
| 34 | * ä½æ¨©è¡¨ç¤ºï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨ã®ç¡ä¿è¨¼è¦å®ãæ²è¼ãããã¨ï¼
|
---|
| 35 | * (b) åé
|
---|
| 36 | å¸ã®å½¢æ
|
---|
| 37 | ãï¼å¥ã«å®ããæ¹æ³ã«ãã£ã¦ï¼TOPPERSããã¸ã§ã¯ãã«
|
---|
| 38 | * å ±åãããã¨ï¼
|
---|
| 39 | * (4) æ¬ã½ããã¦ã§ã¢ã®å©ç¨ã«ããç´æ¥çã¾ãã¯éæ¥çã«çãããããªãæ
|
---|
| 40 | * 害ãããï¼ä¸è¨èä½æ¨©è
|
---|
| 41 | ããã³TOPPERSããã¸ã§ã¯ããå
|
---|
| 42 | 責ãããã¨ï¼
|
---|
| 43 | * ã¾ãï¼æ¬ã½ããã¦ã§ã¢ã®ã¦ã¼ã¶ã¾ãã¯ã¨ã³ãã¦ã¼ã¶ããã®ãããªãç
|
---|
| 44 | * ç±ã«åºã¥ãè«æ±ãããï¼ä¸è¨èä½æ¨©è
|
---|
| 45 | ããã³TOPPERSããã¸ã§ã¯ãã
|
---|
| 46 | * å
|
---|
| 47 | 責ãããã¨ï¼
|
---|
| 48 | *
|
---|
| 49 | * æ¬ã½ããã¦ã§ã¢ã¯ï¼ç¡ä¿è¨¼ã§æä¾ããã¦ãããã®ã§ããï¼ä¸è¨èä½æ¨©è
|
---|
| 50 | ã
|
---|
| 51 | * ãã³TOPPERSããã¸ã§ã¯ãã¯ï¼æ¬ã½ããã¦ã§ã¢ã«é¢ãã¦ï¼ç¹å®ã®ä½¿ç¨ç®ç
|
---|
| 52 | * ã«å¯¾ããé©åæ§ãå«ãã¦ï¼ãããªãä¿è¨¼ãè¡ããªãï¼ã¾ãï¼æ¬ã½ããã¦ã§
|
---|
| 53 | * ã¢ã®å©ç¨ã«ããç´æ¥çã¾ãã¯éæ¥çã«çãããããªãæ害ã«é¢ãã¦ãï¼ã
|
---|
| 54 | * ã®è²¬ä»»ãè² ããªãï¼
|
---|
| 55 | *
|
---|
| 56 | */
|
---|
| 57 |
|
---|
| 58 | /*
|
---|
| 59 | * ã·ãªã¢ã«ãã©ã¤ã
|
---|
| 60 | */
|
---|
| 61 |
|
---|
| 62 | #include <sil.h>
|
---|
| 63 | #include "target_serial.h"
|
---|
| 64 | #include "target_syssvc.h"
|
---|
| 65 | #include "pl011.h"
|
---|
| 66 | #include "bcm2837.h"
|
---|
| 67 |
|
---|
| 68 | /*
|
---|
| 69 | * ã¬ã¸ã¹ã¿è¨å®å¤
|
---|
| 70 | */
|
---|
| 71 | #define PORT2SIOPID(x) ((x) + 1)
|
---|
| 72 | #define INDEX_PORT(x) ((x) - 1)
|
---|
| 73 | #define GET_SIOPCB(x) (&siopcb_table[INDEX_PORT(x)])
|
---|
| 74 |
|
---|
| 75 | const SIOPINIB siopinib_table[TNUM_PORT] = {
|
---|
| 76 | {
|
---|
| 77 | RPI_UART0_BASE, /* baseAddress */
|
---|
| 78 | RPI_UART_IBRD_115200, /* ibrd */
|
---|
| 79 | RPI_UART_FBRD_115200, /* fbrd */
|
---|
| 80 | UART_LCR_H_WLEN8, /* lcr_h */
|
---|
| 81 | },
|
---|
| 82 | };
|
---|
| 83 |
|
---|
| 84 | SIOPCB siopcb_table[TNUM_PORT];
|
---|
| 85 |
|
---|
| 86 | /*
|
---|
| 87 | * éä¿¡ãããã¡ã«ç©ºãããããï¼
|
---|
| 88 | */
|
---|
| 89 | Inline bool_t
|
---|
| 90 | sio_putready(SIOPCB* siopcb)
|
---|
| 91 | {
|
---|
| 92 | return((sil_rew_mem(UART_FR(siopcb->inib->baseAddress)) & UART_FR_TXFF) == 0U);
|
---|
| 93 | }
|
---|
| 94 |
|
---|
| 95 | /*
|
---|
| 96 | * åä¿¡ãããã¡ã«æåããããï¼
|
---|
| 97 | */
|
---|
| 98 | Inline bool_t
|
---|
| 99 | sio_getready(SIOPCB* siopcb)
|
---|
| 100 | {
|
---|
| 101 | return((sil_rew_mem(UART_FR(siopcb->inib->baseAddress)) & UART_FR_RXFE) == 0U);
|
---|
| 102 | }
|
---|
| 103 |
|
---|
| 104 | /*
|
---|
| 105 | * åä¿¡ããæåã®ååºã
|
---|
| 106 | */
|
---|
| 107 | Inline char
|
---|
| 108 | sio_getchar(SIOPCB *siopcb)
|
---|
| 109 | {
|
---|
| 110 | return((char) sil_rew_mem(UART_DR(siopcb->inib->baseAddress)));
|
---|
| 111 | }
|
---|
| 112 |
|
---|
| 113 | /*
|
---|
| 114 | * éä¿¡ããæåã®æ¸è¾¼ã¿
|
---|
| 115 | */
|
---|
| 116 | Inline void
|
---|
| 117 | sio_putchar(SIOPCB *siopcb, char c)
|
---|
| 118 | {
|
---|
| 119 | sil_wrw_mem(UART_DR(siopcb->inib->baseAddress), (uint32_t) c);
|
---|
| 120 | }
|
---|
| 121 |
|
---|
| 122 | /*
|
---|
| 123 | * ã¿ã¼ã²ããã®ã·ãªã¢ã«åæå
|
---|
| 124 | */
|
---|
| 125 | void target_low_output_init(ID siopid)
|
---|
| 126 | {
|
---|
| 127 | SIOPINIB *inib;
|
---|
| 128 | volatile uint32_t __attribute__((aligned(16))) mbox[36];
|
---|
| 129 |
|
---|
| 130 | inib = &siopinib_table[INDEX_PORT(siopid)];
|
---|
| 131 |
|
---|
| 132 | /*
|
---|
| 133 | * disable UART
|
---|
| 134 | */
|
---|
| 135 | sil_wrw_mem(UART_CR(inib->baseAddress), 0U);
|
---|
| 136 |
|
---|
| 137 | // ã¯ããã¯ã®ã»ããã¢ãã
|
---|
| 138 | mbox[0] = 9*4;
|
---|
| 139 | mbox[1] = MBOX_REQUEST;
|
---|
| 140 | mbox[2] = MBOX_TAG_SETCLKRATE;
|
---|
| 141 | mbox[3] = 12;
|
---|
| 142 | mbox[4] = 8;
|
---|
| 143 | mbox[5] = 2;
|
---|
| 144 | mbox[6] = 4000000; // 4MHz
|
---|
| 145 | mbox[7] = 0;
|
---|
| 146 | mbox[8] = MBOX_TAG_LAST;
|
---|
| 147 | mbox_call(MBOX_CH_PROP, mbox);
|
---|
| 148 |
|
---|
| 149 | /*
|
---|
| 150 | * clear error flag
|
---|
| 151 | */
|
---|
| 152 | sil_wrw_mem(UART_ECR(inib->baseAddress), 0U);
|
---|
| 153 |
|
---|
| 154 | /*
|
---|
| 155 | * clear interrupt status
|
---|
| 156 | */
|
---|
| 157 | sil_wrw_mem(UART_ICR(inib->baseAddress), 0U);
|
---|
| 158 | sil_wrw_mem(UART_RIS(inib->baseAddress), 0U);
|
---|
| 159 | sil_wrw_mem(UART_MIS(inib->baseAddress), 0U);
|
---|
| 160 |
|
---|
| 161 | /*
|
---|
| 162 | * configure UART
|
---|
| 163 | */
|
---|
| 164 | sil_wrw_mem(UART_IBRD(inib->baseAddress), inib->ibrd);
|
---|
| 165 | sil_wrw_mem(UART_FBRD(inib->baseAddress), inib->fbrd);
|
---|
| 166 | sil_wrw_mem(UART_LCR_H(inib->baseAddress), inib->lcr_h);
|
---|
| 167 |
|
---|
| 168 | /*
|
---|
| 169 | * enable UART
|
---|
| 170 | */
|
---|
| 171 | sil_wrw_mem(UART_CR(inib->baseAddress),
|
---|
| 172 | UART_CR_UARTEN|UART_CR_TXE|UART_CR_RXE);
|
---|
| 173 | }
|
---|
| 174 |
|
---|
| 175 | /*
|
---|
| 176 | * SIOåæå
|
---|
| 177 | */
|
---|
| 178 | void sio_initialize(intptr_t exinf)
|
---|
| 179 | {
|
---|
| 180 | int i;
|
---|
| 181 |
|
---|
| 182 | for (i = 0; i < TNUM_PORT; i++) {
|
---|
| 183 | siopcb_table[i].inib = &(siopinib_table[i]);
|
---|
| 184 | siopcb_table[i].exinf = 0;
|
---|
| 185 | }
|
---|
| 186 | }
|
---|
| 187 |
|
---|
| 188 | /*
|
---|
| 189 | * ã·ãªã¢ã«ãªã¼ãã³
|
---|
| 190 | */
|
---|
| 191 | SIOPCB *sio_opn_por(ID siopid, intptr_t exinf)
|
---|
| 192 | {
|
---|
| 193 | SIOPCB* siopcb;
|
---|
| 194 |
|
---|
| 195 | if (siopid > TNUM_PORT) {
|
---|
| 196 | return NULL;
|
---|
| 197 | }
|
---|
| 198 |
|
---|
| 199 | siopcb = GET_SIOPCB(siopid);
|
---|
| 200 | siopcb->exinf = exinf;
|
---|
| 201 |
|
---|
| 202 | target_low_output_init(siopid);
|
---|
| 203 |
|
---|
| 204 | // åä¿¡ã³ã¼ã«ããã¯è¨±å¯
|
---|
| 205 | sio_ena_cbr(siopcb, SIO_RDY_RCV);
|
---|
| 206 |
|
---|
| 207 | return siopcb;
|
---|
| 208 | }
|
---|
| 209 |
|
---|
| 210 | /*
|
---|
| 211 | * ã·ãªã¢ã«ã¯ãã¼ãº
|
---|
| 212 | */
|
---|
| 213 | void sio_cls_por(SIOPCB *siopcb)
|
---|
| 214 | {
|
---|
| 215 | /*
|
---|
| 216 | * UARTããã£ã¹ã¨ã¼ãã«
|
---|
| 217 | */
|
---|
| 218 | sil_wrw_mem(UART_CR(siopcb->inib->baseAddress), 0U);
|
---|
| 219 | }
|
---|
| 220 |
|
---|
| 221 | /*
|
---|
| 222 | * å²è¾¼ã¿ãã³ãã©
|
---|
| 223 | */
|
---|
| 224 | #include "target_syssvc.h"
|
---|
| 225 | void sio_isr(intptr_t exinf)
|
---|
| 226 | {
|
---|
| 227 | SIOPCB* siopcb = GET_SIOPCB(exinf);
|
---|
| 228 |
|
---|
| 229 | if (sio_getready(siopcb)) {
|
---|
| 230 | /*
|
---|
| 231 | * åä¿¡éç¥ã³ã¼ã«ããã¯ã«ã¼ãã³ãå¼ã³åºãï¼
|
---|
| 232 | */
|
---|
| 233 | sio_irdy_rcv(siopcb->exinf);
|
---|
| 234 | }
|
---|
| 235 | if (sio_putready(siopcb)) {
|
---|
| 236 | /*
|
---|
| 237 | * éä¿¡å¯è½ã³ã¼ã«ããã¯ã«ã¼ãã³ãå¼ã³åºãï¼
|
---|
| 238 | */
|
---|
| 239 | sio_irdy_snd(siopcb->exinf);
|
---|
| 240 | }
|
---|
| 241 | }
|
---|
| 242 |
|
---|
| 243 | /*
|
---|
| 244 | * 1æåéä¿¡
|
---|
| 245 | */
|
---|
| 246 | bool_t sio_snd_chr(SIOPCB *siopcb, char c)
|
---|
| 247 | {
|
---|
| 248 | if (sio_putready(siopcb)){
|
---|
| 249 | sio_putchar(siopcb, c);
|
---|
| 250 | return(true);
|
---|
| 251 | }
|
---|
| 252 | return(false);
|
---|
| 253 | }
|
---|
| 254 |
|
---|
| 255 | /*
|
---|
| 256 | * 1æååä¿¡
|
---|
| 257 | */
|
---|
| 258 | int_t sio_rcv_chr(SIOPCB *siopcb)
|
---|
| 259 | {
|
---|
| 260 | if (sio_getready(siopcb)) {
|
---|
| 261 | return((int_t)(uint8_t) sio_getchar(siopcb));
|
---|
| 262 | }
|
---|
| 263 | return(-1);
|
---|
| 264 | }
|
---|
| 265 |
|
---|
| 266 | /*
|
---|
| 267 | * ã³ã¼ã«ããã¯ã®è¨±å¯
|
---|
| 268 | */
|
---|
| 269 | void sio_ena_cbr(SIOPCB *siopcb, uint_t cbrtn)
|
---|
| 270 | {
|
---|
| 271 | SIOPINIB *inib;
|
---|
| 272 | uint32_t reg;
|
---|
| 273 |
|
---|
| 274 | inib = siopcb->inib;
|
---|
| 275 | reg = sil_rew_mem(UART_IMSC(inib->baseAddress));
|
---|
| 276 |
|
---|
| 277 | switch (cbrtn) {
|
---|
| 278 | case SIO_RDY_SND:
|
---|
| 279 | reg |= UART_IMSC_TXIM;
|
---|
| 280 | break;
|
---|
| 281 | case SIO_RDY_RCV:
|
---|
| 282 | reg |= UART_IMSC_RXIM;
|
---|
| 283 | break;
|
---|
| 284 | }
|
---|
| 285 | sil_wrw_mem(UART_IMSC(inib->baseAddress), reg);
|
---|
| 286 | }
|
---|
| 287 |
|
---|
| 288 | /*
|
---|
| 289 | * ã³ã¼ã«ããã¯ã®ç¦æ¢
|
---|
| 290 | */
|
---|
| 291 | void sio_dis_cbr(SIOPCB *siopcb, uint_t cbrtn)
|
---|
| 292 | {
|
---|
| 293 | SIOPINIB *inib;
|
---|
| 294 | uint32_t reg;
|
---|
| 295 |
|
---|
| 296 | inib = siopcb -> inib;
|
---|
| 297 | reg = sil_rew_mem(UART_IMSC(inib->baseAddress));
|
---|
| 298 |
|
---|
| 299 | switch (cbrtn) {
|
---|
| 300 | case SIO_RDY_SND:
|
---|
| 301 | reg &= ~UART_IMSC_TXIM;
|
---|
| 302 | break;
|
---|
| 303 | case SIO_RDY_RCV:
|
---|
| 304 | reg &= ~UART_IMSC_RXIM;
|
---|
| 305 | break;
|
---|
| 306 | }
|
---|
| 307 | sil_wrw_mem(UART_IMSC(inib->baseAddress), reg);
|
---|
| 308 | }
|
---|
| 309 |
|
---|
| 310 | /*
|
---|
| 311 | * 1æååºåï¼ãã¼ãªã³ã°ã§ã®åºåï¼
|
---|
| 312 | */
|
---|
| 313 | void sio_pol_snd_chr(char c, ID siopid)
|
---|
| 314 | {
|
---|
| 315 | SIOPCB *siopcb = GET_SIOPCB(siopid);
|
---|
| 316 |
|
---|
| 317 | if(c == '\n'){
|
---|
| 318 | while(!sio_snd_chr(siopcb, '\r'));
|
---|
| 319 | }
|
---|
| 320 | while(!sio_snd_chr(siopcb, c));
|
---|
| 321 | }
|
---|