1 | /*
|
---|
2 | * TOPPERS/SSP Kernel
|
---|
3 | * Smallest Set Profile Kernel
|
---|
4 | *
|
---|
5 | * Copyright (C) 2008 by Embedded and Real-Time Systems Laboratory
|
---|
6 | * Graduate School of Information Science, Nagoya Univ., JAPAN
|
---|
7 | *
|
---|
8 | * ãLì ÒÍCȺÌ(1)`(4)Ìðð½·êÉÀèC{\tgEF
|
---|
9 | * Ai{\tgEFAðüϵ½àÌðÜÞDȺ¯¶jðgpE¡»Eü
|
---|
10 | * ÏEÄzziȺCpÆÄÔj·é±Æð³Åø·éD
|
---|
11 | * (1) {\tgEFAð\[XR[hÌ`Åp·éêÉÍCãLÌì
|
---|
12 | * \¦C±Ìpð¨æÑºLÌ³ÛØKèªC»ÌÜÜÌ`Å\[
|
---|
13 | * XR[hÉÜÜêĢ鱯D
|
---|
14 | * (2) {\tgEFAðCCu`®ÈÇC¼Ì\tgEFAJÉg
|
---|
15 | * pÅ«é`ÅÄzz·éêÉÍCÄzzɺ¤hL
|
---|
16 | gip
|
---|
17 | * Ò}j
|
---|
18 | AÈÇjÉCãLÌì \¦C±Ìpð¨æÑºL
|
---|
19 | * Ì³ÛØKèðfÚ·é±ÆD
|
---|
20 | * (3) {\tgEFAðC@íÉgÝÞÈÇC¼Ì\tgEFAJÉg
|
---|
21 | * pūȢ`ÅÄzz·éêÉÍCÌ¢¸ê©Ìðð½·±
|
---|
22 | * ÆD
|
---|
23 | * (a) Äzzɺ¤hL
|
---|
24 | gipÒ}j
|
---|
25 | AÈÇjÉCãLÌ
|
---|
26 | * ì \¦C±Ìpð¨æÑºLÌ³ÛØKèðfÚ·é±ÆD
|
---|
27 | * (b) ÄzzÌ`ÔðCÊÉèßéû@ÉæÁÄCTOPPERSvWFNgÉ
|
---|
28 | * ñ·é±ÆD
|
---|
29 | * (4) {\tgEFAÌpÉæè¼ÚIܽÍÔÚIɶ¶é¢©Èé¹
|
---|
30 | * Q©çàCãLì Ò¨æÑTOPPERSvWFNgðÆÓ·é±ÆD
|
---|
31 | * ܽC{\tgEFAÌ[UܽÍGh[U©çÌ¢©Èé
|
---|
32 | * RÉîÿ©çàCãLì Ò¨æÑTOPPERSvWFNgð
|
---|
33 | * ÆÓ·é±ÆD
|
---|
34 | *
|
---|
35 | * {\tgEFAÍC³ÛØÅñ³êÄ¢éàÌÅ éDãLì Ò¨
|
---|
36 | * æÑTOPPERSvWFNgÍC{\tgEFAÉÖµÄCÁèÌgpÚI
|
---|
37 | * ÉηéK«àÜßÄC¢©ÈéÛØàsíÈ¢DܽC{\tgEF
|
---|
38 | * AÌpÉæè¼ÚIܽÍÔÚIɶ¶½¢©Èé¹QÉÖµÄàC»
|
---|
39 | * ÌÓCðíÈ¢D
|
---|
40 | *
|
---|
41 | * @(#) $Id: arm_m.h 1304 2008-08-27 07:28:36Z ertl-honda $
|
---|
42 | */
|
---|
43 |
|
---|
44 | /*
|
---|
45 | * ARMVx-MÌn[hEFA¹Ìè`
|
---|
46 | */
|
---|
47 |
|
---|
48 | #ifndef ARM_M_H
|
---|
49 | #define ARM_M_H
|
---|
50 |
|
---|
51 |
|
---|
52 | /*
|
---|
53 | * EPSRÌTrbg
|
---|
54 | */
|
---|
55 | #define EPSR_T 0x01000000
|
---|
56 |
|
---|
57 | /*
|
---|
58 | * IPSRÌ ISR NUMBER
|
---|
59 | */
|
---|
60 | #define IPSR_ISR_NUMBER 0x1ff
|
---|
61 |
|
---|
62 | /*
|
---|
63 | * áOEݶÉX^bNãÉÏÜêéÛ¶ÌæÌTCY
|
---|
64 | * {J[lÅÍáOt[ÆÄÔ
|
---|
65 | */
|
---|
66 | #define EXC_FRAME_SIZE (8*4)
|
---|
67 |
|
---|
68 | /*
|
---|
69 | * áOEݶÉLRÉÝè³êéEXC_RETURNÌl
|
---|
70 | */
|
---|
71 | #define EXC_RETURN_HANDLER 0x0
|
---|
72 | #define EXC_RETURN_THREAD 0x8
|
---|
73 | #define EXC_RETURN_MSP 0x0
|
---|
74 | #define EXC_RETURN_PSP 0x4
|
---|
75 |
|
---|
76 | /*
|
---|
77 | * CONTROLWX^
|
---|
78 | */
|
---|
79 | #define CONTROL_PSP 0x02
|
---|
80 | #define CONTROL_MSP 0x00
|
---|
81 |
|
---|
82 | /*
|
---|
83 | * áOÔ
|
---|
84 | */
|
---|
85 | #define EXCNO_NMI 2
|
---|
86 | #define EXCNO_HARD 3
|
---|
87 | #define EXCNO_MPU 4
|
---|
88 | #define EXCNO_BUS 5
|
---|
89 | #define EXCNO_USAGE 6
|
---|
90 | #define EXCNO_SVCALL 11
|
---|
91 | #define EXCNO_DEBUG 12
|
---|
92 | #define EXCNO_PENDSV 14
|
---|
93 |
|
---|
94 | /*
|
---|
95 | * áOÔÌŬlÆÅål
|
---|
96 | */
|
---|
97 | #define TMIN_EXCNO 2
|
---|
98 | #define TMAX_EXCNO 14
|
---|
99 |
|
---|
100 | /*
|
---|
101 | * ÝÔ
|
---|
102 | */
|
---|
103 | #define IRQNO_SYSTICK 15
|
---|
104 |
|
---|
105 | /*
|
---|
106 | * ÝÔÌŬl
|
---|
107 | */
|
---|
108 | #define TMIN_INTNO 15
|
---|
109 |
|
---|
110 | /*
|
---|
111 | * áOt[ÌItZbg
|
---|
112 | */
|
---|
113 | #define P_EXCINF_OFFSET_EXC_RETURN 0x00
|
---|
114 | #define P_EXCINF_OFFSET_BASEPRI 0x01
|
---|
115 | #define P_EXCINF_OFFSET_XPSR 0x09
|
---|
116 | #define P_EXCINF_OFFSET_PC 0x08
|
---|
117 |
|
---|
118 | /*
|
---|
119 | * NVICÖA
|
---|
120 | */
|
---|
121 |
|
---|
122 | /*
|
---|
123 | * Rg[WX^
|
---|
124 | */
|
---|
125 | #define NVIC_INT_CTRL 0xe000ed04
|
---|
126 |
|
---|
127 | #define NVIC_PENDSVSET 0x10000000
|
---|
128 |
|
---|
129 | /*
|
---|
130 | * VXenh[Rg[WX^
|
---|
131 | */
|
---|
132 | #define NVIC_SYS_HND_CTRL 0xE000ED24
|
---|
133 |
|
---|
134 | /*
|
---|
135 | * eáOÌÂrbg
|
---|
136 | */
|
---|
137 | #define NVIC_SYS_HND_CTRL_USAGE 0x00040000
|
---|
138 | #define NVIC_SYS_HND_CTRL_BUS 0x00020000
|
---|
139 | #define NVIC_SYS_HND_CTRL_MEM 0x00010000
|
---|
140 |
|
---|
141 | /*
|
---|
142 | * DæxÝèWX^
|
---|
143 | */
|
---|
144 | #define NVIC_SYS_PRI1 0xE000ED18 // Sys. Handlers 4 to 7 Priority
|
---|
145 | #define NVIC_SYS_PRI2 0xE000ED1C // Sys. Handlers 8 to 11 Priority
|
---|
146 | #define NVIC_SYS_PRI3 0xE000ED20 // Sys. Handlers 12 to 15 Priority
|
---|
147 | #define NVIC_PRI0 0xE000E400 // IRQ 0 to 3 Priority Register
|
---|
148 |
|
---|
149 | /*
|
---|
150 | * ÝÂWX^
|
---|
151 | */
|
---|
152 | #define NVIC_SETENA0 0xE000E100 // IRQ 0 to 31 Set Enable Register
|
---|
153 |
|
---|
154 | /*
|
---|
155 | * ÝÖ~WX^
|
---|
156 | */
|
---|
157 | #define NVIC_CLRENA0 0xE000E180 // IRQ 0 to 31 Set Disable Register
|
---|
158 |
|
---|
159 | /*
|
---|
160 | * xN^e[uItZbgWX^
|
---|
161 | */
|
---|
162 | #define NVIC_VECTTBL 0xE000ED08
|
---|
163 |
|
---|
164 |
|
---|
165 | /*
|
---|
166 | * SYSTICÖAWX^
|
---|
167 | */
|
---|
168 | #define SYSTIC_CONTROL_STATUS 0xE000E010
|
---|
169 | #define SYSTIC_RELOAD_VALUE 0xE000E014
|
---|
170 | #define SYSTIC_CURRENT_VALUE 0xE000E018
|
---|
171 | #define SYSTIC_CALIBRATION 0xE000E01C
|
---|
172 |
|
---|
173 | #define SYSTIC_ENABLE 0x01
|
---|
174 | #define SYSTIC_TICINT 0x02
|
---|
175 | #define SYSTIC_CLKSOURCE 0x04
|
---|
176 | #define SYSTIC_COUNTFLAG 0x10000
|
---|
177 |
|
---|
178 | #define SYSTIC_SKEW 0x40000000
|
---|
179 | #define SYSTIC_NOREF 0x80000000
|
---|
180 | #define SYSTIC_TENMS 0x00ffffff
|
---|
181 |
|
---|
182 | #endif /* ARM_M_H */
|
---|