[313] | 1 | /*
|
---|
| 2 | * TINET (TCP/IP Protocol Stack)
|
---|
| 3 | *
|
---|
| 4 | * Copyright (C) 2001-2009 by Dep. of Computer Science and Engineering
|
---|
| 5 | * Tomakomai National College of Technology, JAPAN
|
---|
| 6 | * Copyright (C) 2014 Cores Co., Ltd. Japan
|
---|
| 7 | *
|
---|
| 8 | * ä¸è¨èä½æ¨©è
|
---|
| 9 | ã¯ï¼ä»¥ä¸ã®(1)ï½(4)ã®æ¡ä»¶ãæºããå ´åã«éãï¼æ¬ã½ããã¦ã§
|
---|
| 10 | * ã¢ï¼æ¬ã½ããã¦ã§ã¢ãæ¹å¤ãããã®ãå«ãï¼ä»¥ä¸åãï¼ã使ç¨ã»è¤è£½ã»æ¹
|
---|
| 11 | * å¤ã»åé
|
---|
| 12 | å¸ï¼ä»¥ä¸ï¼å©ç¨ã¨å¼ã¶ï¼ãããã¨ãç¡åã§è¨±è«¾ããï¼
|
---|
| 13 | * (1) æ¬ã½ããã¦ã§ã¢ãã½ã¼ã¹ã³ã¼ãã®å½¢ã§å©ç¨ããå ´åã«ã¯ï¼ä¸è¨ã®èä½
|
---|
| 14 | * 権表示ï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨ã®ç¡ä¿è¨¼è¦å®ãï¼ãã®ã¾ã¾ã®å½¢ã§ã½ã¼
|
---|
| 15 | * ã¹ã³ã¼ãä¸ã«å«ã¾ãã¦ãããã¨ï¼
|
---|
| 16 | * (2) æ¬ã½ããã¦ã§ã¢ãï¼ã©ã¤ãã©ãªå½¢å¼ãªã©ï¼ä»ã®ã½ããã¦ã§ã¢éçºã«ä½¿
|
---|
| 17 | * ç¨ã§ããå½¢ã§åé
|
---|
| 18 | å¸ããå ´åã«ã¯ï¼åé
|
---|
| 19 | å¸ã«ä¼´ãããã¥ã¡ã³ãï¼å©ç¨
|
---|
| 20 | * è
|
---|
| 21 | ããã¥ã¢ã«ãªã©ï¼ã«ï¼ä¸è¨ã®èä½æ¨©è¡¨ç¤ºï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨
|
---|
| 22 | * ã®ç¡ä¿è¨¼è¦å®ãæ²è¼ãããã¨ï¼
|
---|
| 23 | * (3) æ¬ã½ããã¦ã§ã¢ãï¼æ©å¨ã«çµã¿è¾¼ããªã©ï¼ä»ã®ã½ããã¦ã§ã¢éçºã«ä½¿
|
---|
| 24 | * ç¨ã§ããªãå½¢ã§åé
|
---|
| 25 | å¸ããå ´åã«ã¯ï¼æ¬¡ã®ããããã®æ¡ä»¶ãæºããã
|
---|
| 26 | * ã¨ï¼
|
---|
| 27 | * (a) åé
|
---|
| 28 | å¸ã«ä¼´ãããã¥ã¡ã³ãï¼å©ç¨è
|
---|
| 29 | ããã¥ã¢ã«ãªã©ï¼ã«ï¼ä¸è¨ã®è
|
---|
| 30 | * ä½æ¨©è¡¨ç¤ºï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨ã®ç¡ä¿è¨¼è¦å®ãæ²è¼ãããã¨ï¼
|
---|
| 31 | * (b) åé
|
---|
| 32 | å¸ã®å½¢æ
|
---|
| 33 | ãï¼å¥ã«å®ããæ¹æ³ã«ãã£ã¦ï¼TOPPERSããã¸ã§ã¯ãã«
|
---|
| 34 | * å ±åãããã¨ï¼
|
---|
| 35 | * (4) æ¬ã½ããã¦ã§ã¢ã®å©ç¨ã«ããç´æ¥çã¾ãã¯éæ¥çã«çãããããªãæ
|
---|
| 36 | * 害ãããï¼ä¸è¨èä½æ¨©è
|
---|
| 37 | ããã³TOPPERSããã¸ã§ã¯ããå
|
---|
| 38 | 責ãããã¨ï¼
|
---|
| 39 | * ã¾ãï¼æ¬ã½ããã¦ã§ã¢ã®ã¦ã¼ã¶ã¾ãã¯ã¨ã³ãã¦ã¼ã¶ããã®ãããªãç
|
---|
| 40 | * ç±ã«åºã¥ãè«æ±ãããï¼ä¸è¨èä½æ¨©è
|
---|
| 41 | ããã³TOPPERSããã¸ã§ã¯ãã
|
---|
| 42 | * å
|
---|
| 43 | 責ãããã¨ï¼
|
---|
| 44 | *
|
---|
| 45 | * æ¬ã½ããã¦ã§ã¢ã¯ï¼ç¡ä¿è¨¼ã§æä¾ããã¦ãããã®ã§ããï¼ä¸è¨èä½æ¨©è
|
---|
| 46 | ã
|
---|
| 47 | * ãã³TOPPERSããã¸ã§ã¯ãã¯ï¼æ¬ã½ããã¦ã§ã¢ã«é¢ãã¦ï¼ç¹å®ã®ä½¿ç¨ç®ç
|
---|
| 48 | * ã«å¯¾ããé©åæ§ãå«ãã¦ï¼ãããªãä¿è¨¼ãè¡ããªãï¼ã¾ãï¼æ¬ã½ããã¦ã§
|
---|
| 49 | * ã¢ã®å©ç¨ã«ããç´æ¥çã¾ãã¯éæ¥çã«çãããããªãæ害ã«é¢ãã¦ãï¼ã
|
---|
| 50 | * ã®è²¬ä»»ãè² ããªãï¼
|
---|
| 51 | *
|
---|
| 52 | * @(#) $Id: ether_phy.c 313 2017-07-23 04:50:32Z coas-nagasima $
|
---|
| 53 | */
|
---|
| 54 |
|
---|
| 55 | #include "ether_phy.h"
|
---|
| 56 | #include <kernel.h>
|
---|
| 57 | #include <tinet_config.h>
|
---|
| 58 | #include <sil.h>
|
---|
| 59 |
|
---|
| 60 | #define PHY_CONTROL_REGISTER 0x00
|
---|
| 61 |
|
---|
| 62 | #define PHY_CONTROL_RESET 0x8000
|
---|
| 63 | #define PHY_CONTROL_LOOPBACK 0x4000
|
---|
| 64 | #define PHY_CONTROL_SPEED_SELECT 0x2000
|
---|
| 65 | #define PHY_CONTROL_A_N_ENABLE 0x1000
|
---|
| 66 | #define PHY_CONTROL_POWER_DOWN 0x0800
|
---|
| 67 | #define PHY_CONTROL_ISOLATE 0x0400
|
---|
| 68 | #define PHY_CONTROL_RESTART_A_N 0x0200
|
---|
| 69 | #define PHY_CONTROL_DUPLEX_MODE 0x0100
|
---|
| 70 | #define PHY_CONTROL_COLLISION_TEST 0x0080
|
---|
| 71 |
|
---|
| 72 | #define PHY_STATUS_REGISTER 0x01
|
---|
| 73 |
|
---|
| 74 | #define PHY_STATUS_100BASE_T4 0x8000
|
---|
| 75 | #define PHY_STATUS_100BASE_TX_FULL_DUPLEX 0x4000
|
---|
| 76 | #define PHY_STATUS_100BASE_TX_HALF_DUPLEX 0x2000
|
---|
| 77 | #define PHY_STATUS_10BASE_T_FULL_DUPLEX 0x1000
|
---|
| 78 | #define PHY_STATUS_10BASE_T_HALF_DUPLEX 0x0800
|
---|
| 79 | #define PHY_STATUS_A_N_COMPLETE 0x0020
|
---|
| 80 | #define PHY_STATUS_REMOTE_FAULT 0x0010
|
---|
| 81 | #define PHY_STATUS_A_N_ABILITY 0x0008
|
---|
| 82 | #define PHY_STATUS_LINK_STATUS 0x0004
|
---|
| 83 | #define PHY_STATUS_JABBER_DETECT 0x0002
|
---|
| 84 | #define PHY_STATUS_EXTENDED_CAPABILITY 0x0001
|
---|
| 85 |
|
---|
| 86 | #define PHY_AN_ADVERTISEMENT_REGISTER 0x04
|
---|
| 87 |
|
---|
| 88 | #define PHY_AN_AD_100BASE_T4 0x0200
|
---|
| 89 | #define PHY_AN_AD_100BASE_TX_FULL_DUPLEX 0x0100
|
---|
| 90 | #define PHY_AN_AD_100BASE_TX_HALF_DUPLEX 0x0080
|
---|
| 91 | #define PHY_AN_AD_10BASE_T_FULL_DUPLEX 0x0040
|
---|
| 92 | #define PHY_AN_AD_10BASE_T_HALF_DUPLEX 0x0020
|
---|
| 93 | #define PHY_AN_AD_SELECTOR_FIELD 0x0001
|
---|
| 94 |
|
---|
| 95 | #define PHY_AN_STATUS_REGISTER 0x05
|
---|
| 96 |
|
---|
| 97 | #define PHY_AN_STATUS_100BASE_T4 0x0200
|
---|
| 98 | #define PHY_AN_STATUS_100BASE_TX_FULL_DUPLEX 0x0100
|
---|
| 99 | #define PHY_AN_STATUS_100BASE_TX_HALF_DUPLEX 0x0080
|
---|
| 100 | #define PHY_AN_STATUS_10BASE_T_FULL_DUPLEX 0x0040
|
---|
| 101 | #define PHY_AN_STATUS_10BASE_T_HALF_DUPLEX 0x0020
|
---|
| 102 |
|
---|
| 103 | static void phy_write_bit(bool_t bit);
|
---|
| 104 | static void phy_release_bus();
|
---|
| 105 | static bool_t phy_read_bit();
|
---|
| 106 | static void phy_single_rel_bus();
|
---|
| 107 |
|
---|
| 108 | void phy_reset(uint8_t phy_addr)
|
---|
| 109 | {
|
---|
| 110 | #ifndef _MSC_VER
|
---|
| 111 | /* PHYã®ãªã»ãã */
|
---|
| 112 | phy_write_reg(phy_addr, PHY_CONTROL_REGISTER, PHY_CONTROL_RESET);
|
---|
| 113 |
|
---|
| 114 | /* 500mså¾
|
---|
| 115 | 㤠*/
|
---|
| 116 | /* tslp_tsk(500); ä¸è¦ï¼ */
|
---|
| 117 |
|
---|
| 118 | /* ãªã»ããå®äºã®ç¢ºèª */
|
---|
| 119 | while((phy_read_reg(phy_addr, PHY_CONTROL_REGISTER) & PHY_CONTROL_RESET) != 0)
|
---|
| 120 | tslp_tsk(1);
|
---|
| 121 | #endif
|
---|
| 122 | }
|
---|
| 123 |
|
---|
| 124 | enum phy_mode_t phy_initialize(uint8_t phy_addr)
|
---|
| 125 | {
|
---|
| 126 | uint_t result = 0;
|
---|
| 127 | uint16_t status;
|
---|
| 128 | #ifndef _MSC_VER
|
---|
| 129 | /* ãªã³ã¯å®äºã®ç¢ºèª */
|
---|
| 130 | while((phy_read_reg(phy_addr, PHY_STATUS_REGISTER) & PHY_STATUS_LINK_STATUS) == 0)
|
---|
| 131 | tslp_tsk(1);
|
---|
| 132 |
|
---|
| 133 | /* ãªã¼ããã´ã·ã¨ã¼ã·ã§ã³ã®ãç¥ãããæå¹ã«è¨å® */
|
---|
| 134 | phy_write_reg(phy_addr, PHY_AN_ADVERTISEMENT_REGISTER,
|
---|
| 135 | PHY_AN_AD_100BASE_T4 | PHY_AN_AD_100BASE_TX_FULL_DUPLEX | PHY_AN_AD_100BASE_TX_HALF_DUPLEX
|
---|
| 136 | | PHY_AN_AD_10BASE_T_FULL_DUPLEX | PHY_AN_AD_10BASE_T_HALF_DUPLEX | PHY_AN_AD_SELECTOR_FIELD);
|
---|
| 137 |
|
---|
| 138 | /* ãªã¼ããã´ã·ã¨ã¼ã·ã§ã³ãæå¹ã«è¨å® */
|
---|
| 139 | phy_write_reg(phy_addr, PHY_CONTROL_REGISTER, PHY_CONTROL_SPEED_SELECT | PHY_CONTROL_A_N_ENABLE);
|
---|
| 140 |
|
---|
| 141 | /* ãªã¼ããã´ã·ã¨ã¼ã·ã§ã³å®äºã®ç¢ºèª */
|
---|
| 142 | while((phy_read_reg(phy_addr, PHY_STATUS_REGISTER) & PHY_STATUS_A_N_COMPLETE) == 0)
|
---|
| 143 | tslp_tsk(1);
|
---|
| 144 |
|
---|
| 145 | status = phy_read_reg(phy_addr, PHY_AN_STATUS_REGISTER);
|
---|
| 146 |
|
---|
| 147 | if ((status & (PHY_AN_STATUS_10BASE_T_FULL_DUPLEX | PHY_AN_STATUS_100BASE_TX_FULL_DUPLEX)) != 0)
|
---|
| 148 | result |= 0x01;
|
---|
| 149 |
|
---|
| 150 | if ((status & (PHY_AN_STATUS_100BASE_TX_FULL_DUPLEX | PHY_AN_STATUS_100BASE_TX_HALF_DUPLEX)) != 0)
|
---|
| 151 | result |= 0x02;
|
---|
| 152 | #endif
|
---|
| 153 | return (enum phy_mode_t)result;
|
---|
| 154 | }
|
---|
| 155 |
|
---|
| 156 | bool_t phy_is_link(uint8_t phy_addr)
|
---|
| 157 | {
|
---|
| 158 | #ifndef _MSC_VER
|
---|
| 159 | /* ãªã³ã¯ã®ç¢ºèª */
|
---|
| 160 | return (phy_read_reg(phy_addr, PHY_STATUS_REGISTER) & PHY_STATUS_LINK_STATUS) == 0;
|
---|
| 161 | #else
|
---|
| 162 | return true;
|
---|
| 163 | #endif
|
---|
| 164 | }
|
---|
| 165 |
|
---|
| 166 | uint16_t phy_read_reg(uint8_t phy_addr, uint8_t reg_addr)
|
---|
| 167 | {
|
---|
| 168 | uint16_t result = 0, bit;
|
---|
| 169 | int i;
|
---|
| 170 |
|
---|
| 171 | /* PRE ï¼32åã®é£ç¶ãã1b */
|
---|
| 172 | for (i = 0; i < 32; i++)
|
---|
| 173 | phy_write_bit(true);
|
---|
| 174 |
|
---|
| 175 | /* ST ï¼ãã¬ã¼ã ã®å
|
---|
| 176 | é ã示ã01bã®ã©ã¤ã */
|
---|
| 177 | phy_write_bit(false);
|
---|
| 178 | phy_write_bit(true);
|
---|
| 179 |
|
---|
| 180 | /* OP ï¼ã¢ã¯ã»ã¹ç¨®å¥ã示ãã³ã¼ãã®ã©ã¤ã */
|
---|
| 181 | phy_write_bit(true);
|
---|
| 182 | phy_write_bit(false);
|
---|
| 183 |
|
---|
| 184 | /* PHYAD ï¼PHY-LSIã®ã¢ãã¬ã¹ã1çªã®å ´åã00001bãã©ã¤ãï¼MSB ããé 次ã©ã¤ãï¼ã */
|
---|
| 185 | phy_write_bit((phy_addr & 0x10) != 0);
|
---|
| 186 | phy_write_bit((phy_addr & 0x08) != 0);
|
---|
| 187 | phy_write_bit((phy_addr & 0x04) != 0);
|
---|
| 188 | phy_write_bit((phy_addr & 0x02) != 0);
|
---|
| 189 | phy_write_bit((phy_addr & 0x01) != 0);
|
---|
| 190 |
|
---|
| 191 | /* REGAD ï¼ã¬ã¸ã¹ã¿ã¢ãã¬ã¹ã1çªã®å ´åã00001bãã©ã¤ãï¼MSBããé 次ã©ã¤ãï¼ã */
|
---|
| 192 | phy_write_bit((reg_addr & 0x10) != 0);
|
---|
| 193 | phy_write_bit((reg_addr & 0x08) != 0);
|
---|
| 194 | phy_write_bit((reg_addr & 0x04) != 0);
|
---|
| 195 | phy_write_bit((reg_addr & 0x02) != 0);
|
---|
| 196 | phy_write_bit((reg_addr & 0x01) != 0);
|
---|
| 197 |
|
---|
| 198 | /* TA ï¼MII/RMIIã¤ã³ã¿ãã§ã¼ã¹ä¸ã§ãã¼ã¿ã®éä¿¡å
|
---|
| 199 | ãåãæ¿ããæé */
|
---|
| 200 | /* ããã¹è§£æ¾ãï¼Z0ã¨è¡¨è¨ï¼ãè¡ã */
|
---|
| 201 | phy_release_bus();
|
---|
| 202 |
|
---|
| 203 | /* DATA ï¼16ãããã®ãã¼ã¿ãMSBããé 次ãªã¼ã */
|
---|
| 204 | for (bit = 0x8000; bit != 0; bit >>= 1) {
|
---|
| 205 | if(phy_read_bit())
|
---|
| 206 | result |= bit;
|
---|
| 207 | }
|
---|
| 208 |
|
---|
| 209 | /* IDLE ï¼æ¬¡ã®MII管çãã©ã¼ãããå
|
---|
| 210 | ¥åã¾ã§ã®å¾
|
---|
| 211 | æ©æé */
|
---|
| 212 | /* ãã§ã«TAæã«ãã¹è§£æ¾æ¸ã¿ã§ããå¶å¾¡ä¸è¦ */
|
---|
| 213 | phy_release_bus();
|
---|
| 214 |
|
---|
| 215 | return result;
|
---|
| 216 | }
|
---|
| 217 |
|
---|
| 218 | void phy_write_reg(uint8_t phy_addr, uint8_t reg_addr, uint16_t reg_data)
|
---|
| 219 | {
|
---|
| 220 | int i;
|
---|
| 221 | uint16_t bit;
|
---|
| 222 |
|
---|
| 223 | /* PRE ï¼32åã®é£ç¶ãã1b */
|
---|
| 224 | for (i = 0; i < 32; i++)
|
---|
| 225 | phy_write_bit(true);
|
---|
| 226 |
|
---|
| 227 | /* ST ï¼ãã¬ã¼ã ã®å
|
---|
| 228 | é ã示ã01bã®ã©ã¤ã */
|
---|
| 229 | phy_write_bit(false);
|
---|
| 230 | phy_write_bit(true);
|
---|
| 231 |
|
---|
| 232 | /* OP ï¼ã¢ã¯ã»ã¹ç¨®å¥ã示ãã³ã¼ãã®ã©ã¤ã */
|
---|
| 233 | phy_write_bit(false);
|
---|
| 234 | phy_write_bit(true);
|
---|
| 235 |
|
---|
| 236 | /* PHYAD ï¼PHY-LSIã®ã¢ãã¬ã¹ã1çªã®å ´åã00001bãã©ã¤ãï¼MSB ããé 次ã©ã¤ãï¼ã */
|
---|
| 237 | phy_write_bit((phy_addr & 0x10) != 0);
|
---|
| 238 | phy_write_bit((phy_addr & 0x08) != 0);
|
---|
| 239 | phy_write_bit((phy_addr & 0x04) != 0);
|
---|
| 240 | phy_write_bit((phy_addr & 0x02) != 0);
|
---|
| 241 | phy_write_bit((phy_addr & 0x01) != 0);
|
---|
| 242 |
|
---|
| 243 | /* REGAD ï¼ã¬ã¸ã¹ã¿ã¢ãã¬ã¹ã1çªã®å ´åã00001bãã©ã¤ãï¼MSBããé 次ã©ã¤ãï¼ã */
|
---|
| 244 | phy_write_bit((reg_addr & 0x10) != 0);
|
---|
| 245 | phy_write_bit((reg_addr & 0x08) != 0);
|
---|
| 246 | phy_write_bit((reg_addr & 0x04) != 0);
|
---|
| 247 | phy_write_bit((reg_addr & 0x02) != 0);
|
---|
| 248 | phy_write_bit((reg_addr & 0x01) != 0);
|
---|
| 249 |
|
---|
| 250 | /* TA ï¼MII/RMIIã¤ã³ã¿ãã§ã¼ã¹ä¸ã§ãã¼ã¿ã®éä¿¡å
|
---|
| 251 | ãåãæ¿ããæé */
|
---|
| 252 | /* 10bãã©ã¤ã */
|
---|
| 253 | phy_write_bit(true);
|
---|
| 254 | phy_write_bit(false);
|
---|
| 255 |
|
---|
| 256 | /* DATA ï¼16ãããã®ãã¼ã¿ãMSBããé 次ã©ã¤ã */
|
---|
| 257 | for (bit = 0x8000; bit != 0; bit >>= 1) {
|
---|
| 258 | phy_write_bit((reg_data & bit) != 0);
|
---|
| 259 | }
|
---|
| 260 |
|
---|
| 261 | /* IDLE ï¼æ¬¡ã®MII管çãã©ã¼ãããå
|
---|
| 262 | ¥åã¾ã§ã®å¾
|
---|
| 263 | æ©æé */
|
---|
| 264 | /* ãåç¬ãã¹è§£æ¾ãï¼Xã¨è¡¨è¨ï¼ãè¡ã */
|
---|
| 265 | phy_single_rel_bus();
|
---|
| 266 | }
|
---|
| 267 |
|
---|
| 268 | #define ETHERC_PIR_WAIT 4
|
---|
| 269 |
|
---|
| 270 | /*
|
---|
| 271 | * 1 ããããã¼ã¿ã®ã©ã¤ã
|
---|
| 272 | */
|
---|
| 273 | static void phy_write_bit(bool_t bit)
|
---|
| 274 | {
|
---|
| 275 | int i;
|
---|
| 276 | uint32_t data = bit ? ETHERC_PIR_MDO : 0;
|
---|
| 277 |
|
---|
| 278 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
| 279 | sil_wrw_mem(ETHERC_PIR, data | ETHERC_PIR_MMD | 0/*ETHERC_PIR_MDC*/);
|
---|
| 280 |
|
---|
| 281 | for(i = ETHERC_PIR_WAIT; i > 0; i--);
|
---|
| 282 |
|
---|
| 283 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
| 284 | sil_wrw_mem(ETHERC_PIR, data | ETHERC_PIR_MMD | ETHERC_PIR_MDC);
|
---|
| 285 |
|
---|
| 286 | for(i = 2 * ETHERC_PIR_WAIT; i > 0; i--);
|
---|
| 287 |
|
---|
| 288 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
| 289 | sil_wrw_mem(ETHERC_PIR, data | ETHERC_PIR_MMD | 0/*ETHERC_PIR_MDC*/);
|
---|
| 290 |
|
---|
| 291 | for(i = ETHERC_PIR_WAIT; i > 0; i--);
|
---|
| 292 | }
|
---|
| 293 |
|
---|
| 294 | /*
|
---|
| 295 | * ãã¹è§£æ¾
|
---|
| 296 | */
|
---|
| 297 | static void phy_release_bus()
|
---|
| 298 | {
|
---|
| 299 | int i;
|
---|
| 300 |
|
---|
| 301 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
| 302 | sil_wrw_mem(ETHERC_PIR, 0/*ETHERC_PIR_MMD*/ | 0/*ETHERC_PIR_MDC*/);
|
---|
| 303 |
|
---|
| 304 | for(i = ETHERC_PIR_WAIT; i > 0; i--);
|
---|
| 305 |
|
---|
| 306 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
| 307 | sil_wrw_mem(ETHERC_PIR, 0/*ETHERC_PIR_MMD*/ | ETHERC_PIR_MDC);
|
---|
| 308 |
|
---|
| 309 | for(i = 2 * ETHERC_PIR_WAIT; i > 0; i--);
|
---|
| 310 |
|
---|
| 311 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
| 312 | sil_wrw_mem(ETHERC_PIR, 0/*ETHERC_PIR_MMD*/ | 0/*ETHERC_PIR_MDC*/);
|
---|
| 313 |
|
---|
| 314 | for(i = ETHERC_PIR_WAIT; i > 0; i--);
|
---|
| 315 | }
|
---|
| 316 |
|
---|
| 317 | /*
|
---|
| 318 | * 1 ããããã¼ã¿ã®ãªã¼ã
|
---|
| 319 | */
|
---|
| 320 | static bool_t phy_read_bit()
|
---|
| 321 | {
|
---|
| 322 | bool_t bit;
|
---|
| 323 | int i;
|
---|
| 324 |
|
---|
| 325 | for(i = ETHERC_PIR_WAIT; i > 0; i--);
|
---|
| 326 |
|
---|
| 327 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
| 328 | sil_wrw_mem(ETHERC_PIR, 0/*ETHERC_PIR_MMD*/ | ETHERC_PIR_MDC);
|
---|
| 329 |
|
---|
| 330 | for(i = ETHERC_PIR_WAIT; i > 0; i--);
|
---|
| 331 |
|
---|
| 332 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
| 333 | bit = (sil_rew_mem(ETHERC_PIR) & ETHERC_PIR_MDI) != 0;
|
---|
| 334 |
|
---|
| 335 | for(i = ETHERC_PIR_WAIT; i > 0; i--);
|
---|
| 336 |
|
---|
| 337 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
| 338 | sil_wrw_mem(ETHERC_PIR, 0/*ETHERC_PIR_MMD*/ | 0/*ETHERC_PIR_MDC*/);
|
---|
| 339 |
|
---|
| 340 | for(i = ETHERC_PIR_WAIT; i > 0; i--);
|
---|
| 341 |
|
---|
| 342 | return bit;
|
---|
| 343 | }
|
---|
| 344 |
|
---|
| 345 | /*
|
---|
| 346 | * åç¬ãã¹è§£æ¾
|
---|
| 347 | */
|
---|
| 348 | static void phy_single_rel_bus()
|
---|
| 349 | {
|
---|
| 350 | int i;
|
---|
| 351 |
|
---|
| 352 | for(i = ETHERC_PIR_WAIT; i > 0; i--);
|
---|
| 353 |
|
---|
| 354 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
| 355 | sil_wrw_mem(ETHERC_PIR, ETHERC_PIR_MMD | ETHERC_PIR_MDC);
|
---|
| 356 |
|
---|
| 357 | for(i = 2 * ETHERC_PIR_WAIT; i > 0; i--);
|
---|
| 358 |
|
---|
| 359 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
| 360 | sil_wrw_mem(ETHERC_PIR, 0/*ETHERC_PIR_MMD*/ | 0/*ETHERC_PIR_MDC*/);
|
---|
| 361 |
|
---|
| 362 | for(i = ETHERC_PIR_WAIT; i > 0; i--);
|
---|
| 363 | }
|
---|