source: rtos_arduino/trunk/asp_1.9.2/arch/arm_m_gcc/stm32f/usart.c@ 136

/*
 *  TOPPERS/ASP Kernel
 *      Toyohashi Open Platform for Embedded Real-Time Systems/
 *      Advanced Standard Profile Kernel
 * 
 *  Copyright (C) 2007,2011,2013 by Embedded and Real-Time Systems Laboratory
 *              Graduate School of Information Science, Nagoya Univ., JAPAN
 * 
 *  上記著作権者
は，以下の(1)～(4)ã®æ¡ä»¶ã‚’æº€ãŸã™å ´åˆã«é™ã‚Šï¼Œæœ¬ã‚½ãƒ•ãƒˆã‚¦ã‚§
 *  ア（本ソフトウェアを改変したものを含む．以下同じ）を使用・複製・改
 *  変・再é…
å¸ƒï¼ˆä»¥ä¸‹ï¼Œåˆ©ç”¨ã¨å‘¼ã¶ï¼‰ã™ã‚‹ã“とを無償で許諾する．
 *  (1) æœ¬ã‚½ãƒ•ãƒˆã‚¦ã‚§ã‚¢ã‚’ã‚½ãƒ¼ã‚¹ã‚³ãƒ¼ãƒ‰ã®å½¢ã§åˆ©ç”¨ã™ã‚‹å ´åˆã«ã¯ï¼Œä¸Šè¨˜ã®è‘—ä½œ
 *      権表示，この利用条件および下記の無保証規定が，そのままの形でソー
 *      スコード中に含まれていること．
 *  (2) 本ソフトウェアを，ライブラリ形式など，他のソフトウェア開発に使
 *      用できる形で再é…
å¸ƒã™ã‚‹å ´åˆã«ã¯ï¼Œå†é…
å¸ƒã«ä¼´ã†ãƒ‰ã‚­ãƒ¥ãƒ¡ãƒ³ãƒˆï¼ˆåˆ©ç”¨
 *      者
マニュアルなど）に，上記の著作権表示，この利用条件および下記
 *      の無保証規定を掲載すること．
 *  (3) 本ソフトウェアを，機器に組み込むなど，他のソフトウェア開発に使
 *      用できない形で再é…
å¸ƒã™ã‚‹å ´åˆã«ã¯ï¼Œæ¬¡ã®ã„ずれかの条件を満たすこ
 *      と．
 *    (a) 再é…
å¸ƒã«ä¼´ã†ãƒ‰ã‚­ãƒ¥ãƒ¡ãƒ³ãƒˆï¼ˆåˆ©ç”¨è€…
マニュアルなど）に，上記の著
 *        作権表示，この利用条件および下記の無保証規定を掲載すること．
 *    (b) 再é…
å¸ƒã®å½¢æ…
‹ã‚’，別に定める方法によって，TOPPERSプロジェクトに
 *        å ±å‘Šã™ã‚‹ã“ã¨ï¼Ž
 *  (4) 本ソフトウェアの利用により直接的または間接的に生じるいかなる損
 *      害からも，上記著作権者
およびTOPPERSプロジェクトをå…
è²¬ã™ã‚‹ã“と．
 *      また，本ソフトウェアのユーザまたはエンドユーザからのいかなる理
 *      由に基づく請求からも，上記著作権者
およびTOPPERSプロジェクトを
 *      å…
è²¬ã™ã‚‹ã“と．
 * 
 *  本ソフトウェアは，無保証で提供されているものである．上記著作権者
お
 *  よびTOPPERSプロジェクトは，本ソフトウェアに関して，特定の使用目的
 *  に対する適合性も含めて，いかなる保証も行わない．また，本ソフトウェ
 *  アの利用により直接的または間接的に生じたいかなる損害に関しても，そ
 *  ã®è²¬ä»»ã‚’è² ã‚ãªã„ï¼Ž
 * 
 */

/*
 * シリアルドライバ（STM32F USART用）
 */

#include <kernel.h>
#include <sil.h>
#include "usart.h"
#include "target_syssvc.h"

/*
 * レジスタ設定値
 */
#define PORT2SIOPID(x)  ((x) + 1)
#define INDEX_PORT(x)   ((x) - 1)
#define GET_SIOPCB(x)   (&siopcb_table[INDEX_PORT(x)])

/*
 * USARTレジスタ定義
 */
#define USART_SR(x)             (x)
#define USART_DR(x)             (x + 0x04)
#define USART_BRR(x)    (x + 0x08)
#define USART_CR1(x)    (x + 0x0C)
#define USART_CR2(x)    (x + 0x10)
#define USART_CR3(x)    (x + 0x14)
#define USART_GTPR(x)   (x + 0x18)

#define SR_TXE                  (0x0080)
#define SR_RXNE                 (0x0020)
#define SR_ORE                  (0x0008)
#define SR_FE                   (0x0002)
#define SR_PE                   (0x0001)
#define CR1_UE                  (0x2000)
#define CR1_TXEIE               (0x0080)
#define CR1_RXNEIE              (0x0020)
#define CR1_TE                  (0x0008)
#define CR1_RE                  (0x0004)
#define CR3_EIE                 (0x0001)

/*
 *  シリアルポートの管理ブロック
 */
struct sio_port_control_block {
        ID port;
        uint32_t reg;
        intptr_t exinf;
};

/*
 * シリアルI/Oポート管理ブロックエリア
 */
SIOPCB siopcb_table[TNUM_PORT];

static const uint32_t sioreg_table[TNUM_PORT] = {
        USART1_BASE,
#if (TNUM_PORT >= 2)
        USART2_BASE
#endif
};

Inline bool_t
sio_putready(SIOPCB* siopcb)
{
        return (sil_rew_mem((void*)USART_SR(siopcb->reg)) & SR_TXE) != 0;
}

Inline bool_t
sio_getready(SIOPCB* siopcb)
{
        return (sil_rew_mem((void*)USART_SR(siopcb->reg)) & SR_RXNE) != 0;
}

/*
 *  ターゲットのシリアル初期化
 */
void
usart_init(ID siopid)
{
        uint32_t tmp, usartdiv, fraction;
        uint32_t reg = sioreg_table[INDEX_PORT(siopid)];
        uint32_t src_clock;

        /* USARTの無効化 */
        sil_andw((void*)USART_CR1(reg), ~CR1_UE);

        /* 1STOP BIT */
        sil_wrw_mem((void*)USART_CR2(reg), 0);

        /* 1START BIT, 8DATA bits, Parityなし */
        sil_wrw_mem((void*)USART_CR1(reg), 0);

        /* CR3初期化 */
        sil_wrw_mem((void*)USART_CR3(reg), 0);

        /* 通信速度設定 */
        if (siopid == 1) {
                /* USART1のみPCLK2を使用する */
                src_clock = PCLK2_CLOCK;
        } else {
                src_clock = PCLK1_CLOCK;
        }
        tmp = (1000 * (src_clock / 100)) / ((BPS_SETTING / 100) * 16);
        usartdiv = (tmp / 1000) << 4;
        fraction = tmp - ((usartdiv >> 4) * 1000);
        fraction = ((16 * fraction) + 500) / 1000;
        usartdiv |= (fraction & 0x0F);
        sil_wrw_mem((void*)USART_BRR(reg), usartdiv);

        /* 送受信の有効化、エラー割込みの有効化 */
        sil_orw((void*)USART_CR1(reg), CR1_RE | CR1_TE);
        sil_orw((void*)USART_CR3(reg), CR3_EIE);

        /* USARTの有効化 */
        sil_orw((void*)USART_CR1(reg), CR1_UE);
}

/*
 *  ターゲットのシリアル終了
 */
static void
usart_term(ID siopid)
{
        uint32_t reg = sioreg_table[INDEX_PORT(siopid)];

        /* USARTの無効化 */
        sil_andw((void*)USART_CR1(reg),  ~CR1_UE);
}

/*
 *  SIO初期化
 */
void
sio_initialize(intptr_t exinf)
{
        int i;

        for (i = 0; i < TNUM_PORT; i++) {
                siopcb_table[i].port = i;
                siopcb_table[i].reg = sioreg_table[i];
                siopcb_table[i].exinf = 0;
        }
}

/*
 *  シリアルオープン
 */
SIOPCB
*sio_opn_por(ID siopid, intptr_t exinf)
{
        SIOPCB* siopcb;

        if (siopid > TNUM_PORT) {
                return NULL;
        }

        siopcb = GET_SIOPCB(siopid);
        siopcb->exinf = exinf;

        usart_init(siopid);

        return siopcb;
}

/*
 *  シリアルクローズ
 */
void
sio_cls_por(SIOPCB *p_siopcb)
{
        usart_term(PORT2SIOPID(p_siopcb->port));
}

/*
 *  割込みサービスルーチン
 */
void
sio_isr(intptr_t exinf)
{
        SIOPCB* siopcb = GET_SIOPCB(exinf);

        if (sio_putready(siopcb)) {
                sio_irdy_snd(siopcb->exinf);
        }
        if (sio_getready(siopcb)) {
                sio_irdy_rcv(siopcb->exinf);
        }
}

/*
 *  1文字送信
 */
bool_t
sio_snd_chr(SIOPCB *siopcb, char c)
{
        if (sio_putready(siopcb)) {
                sil_wrw_mem((void*)USART_DR(siopcb->reg), c);

                return true;
        }

        return false;
}

/*
 *  1文字受信
 */
int_t
sio_rcv_chr(SIOPCB *siopcb)
{
        int_t c = -1;

        if (sio_getready(siopcb)) {
                c = sil_rew_mem((void*)USART_DR(siopcb->reg)) & 0xFF;
        }

        return c;
}

/*
 *  コールバックの許可
 */
void
sio_ena_cbr(SIOPCB *siopcb, uint_t cbrtn)
{
        switch (cbrtn) {
        case SIO_RDY_SND:
                sil_orw((void*)USART_CR1(siopcb->reg), CR1_TXEIE);
                break;
        case SIO_RDY_RCV:
                sil_orw((void*)USART_CR1(siopcb->reg), CR1_RXNEIE);
                break;
        default:
                break;
        }
}

/* 
 *  コールバックの禁止
 */
void
sio_dis_cbr(SIOPCB *siopcb, uint_t cbrtn)
{
        switch (cbrtn) {
        case SIO_RDY_SND:
                sil_andw((void*)USART_CR1(siopcb->reg), ~CR1_TXEIE);
                break;
        case SIO_RDY_RCV:
                sil_andw((void*)USART_CR1(siopcb->reg), ~CR1_RXNEIE);
                break;
        default:
                break;
        }
}

/*
 *  1文字出力（ポーリングでの出力）
 */
void
sio_pol_snd_chr(char c, ID siopid)
{
        uint32_t reg = sioreg_table[INDEX_PORT(siopid)];

        sil_wrw_mem((void*)USART_DR(reg), c);

        while ((sil_rew_mem((void*)USART_SR(reg)) & SR_TXE) == 0) ;
}