source: rtos_arduino/trunk/asp_1.9.2/arch/arm_m_gcc/_stm32f4xx/chip_serial.c@ 136

Last change on this file since 136 was 136, checked in by ertl-honda, 8 years ago

ライブラリとOS及びベーシックなサンプルの追加．
File size: 20.8 KB
Line 
1/*
2 * TOPPERS/ASP Kernel
3 * Toyohashi Open Platform for Embedded Real-Time Systems/
4 * Advanced Standard Profile Kernel
5 *
6 * Copyright (C) 2008-2011 by Embedded and Real-Time Systems Laboratory
7 * Graduate School of Information Science, Nagoya Univ., JAPAN
8 * Copyright (C) 2015 by 3rd Designing Center
9 * Imageing System Development Division RICOH COMPANY, LTD.
10 *
11 * 上記著作権者
12は，以下の(1)～(4)の条件を満たす場合に限り，本ソフトウェ
13 * ア（本ソフトウェアを改変したものを含む．以下同じ）を使用・複製・改
14 * 変・再é…
15å¸ƒï¼ˆä»¥ä¸‹ï¼Œåˆ©ç”¨ã¨å‘¼ã¶ï¼‰ã™ã‚‹ã“とを無償で許諾する．
16 * (1) 本ソフトウェアをソースコードの形で利用する場合には，上記の著作
17 * 権表示，この利用条件および下記の無保証規定が，そのままの形でソー
18 * スコード中に含まれていること．
19 * (2) 本ソフトウェアを，ライブラリ形式など，他のソフトウェア開発に使
20 * 用できる形で再é…
21å¸ƒã™ã‚‹å ´åˆã«ã¯ï¼Œå†é…
22å¸ƒã«ä¼´ã†ãƒ‰ã‚­ãƒ¥ãƒ¡ãƒ³ãƒˆï¼ˆåˆ©ç”¨
23 * 者
24マニュアルなど）に，上記の著作権表示，この利用条件および下記
25 * の無保証規定を掲載すること．
26 * (3) 本ソフトウェアを，機器に組み込むなど，他のソフトウェア開発に使
27 * 用できない形で再é…
28å¸ƒã™ã‚‹å ´åˆã«ã¯ï¼Œæ¬¡ã®ã„ずれかの条件を満たすこ
29 * と．
30 * (a) 再é…
31å¸ƒã«ä¼´ã†ãƒ‰ã‚­ãƒ¥ãƒ¡ãƒ³ãƒˆï¼ˆåˆ©ç”¨è€…
32マニュアルなど）に，上記の著
33 * 作権表示，この利用条件および下記の無保証規定を掲載すること．
34 * (b) 再é…
35å¸ƒã®å½¢æ…
36‹ã‚’，別に定める方法によって，TOPPERSプロジェクトに
37 * 報告すること．
38 * (4) 本ソフトウェアの利用により直接的または間接的に生じるいかなる損
39 * 害からも，上記著作権者
40およびTOPPERSプロジェクトをå…
41è²¬ã™ã‚‹ã“と．
42 * また，本ソフトウェアのユーザまたはエンドユーザからのいかなる理
43 * 由に基づく請求からも，上記著作権者
44およびTOPPERSプロジェクトを
45 * å…
46è²¬ã™ã‚‹ã“と．
47 *
48 * 本ソフトウェアは，無保証で提供されているものである．上記著作権者
49お
50 * よびTOPPERSプロジェクトは，本ソフトウェアに関して，特定の使用目的
51 * に対する適合性も含めて，いかなる保証も行わない．また，本ソフトウェ
52 * アの利用により直接的または間接的に生じたいかなる損害に関しても，そ
53 * の責任を負わない．
54 *
55 * @(#) $Id: chip_serial.c 698 2015-07-27 22:47:16Z roi $
56 */
57
58/*
59 * シリアルI/Oデバイス（SIO）ドライバ（stm32f4xx用）
60 */
61
62#include <kernel.h>
63#include <t_syslog.h>
64#include "target_stddef.h"
65#include "target_serial.h"
66#include "target_syssvc.h"
67
68/*
69 * レジスタ設定値
70 */
71#define PORT2SIOPID(x) ((x) + 1)
72#define INDEX_PORT(x) ((x) - 1)
73#define GET_SIOPCB(x) (&siopcb_table[INDEX_PORT(x)])
74
75/*
76 * GPIO Configuration Mode enumeration
77 */
78#define GPIO_Mode_IN 0x0 /* GPIO Input Mode */
79#define GPIO_Mode_OUT GPIO_MODER_MODER0 /* GPIO Output Mode */
80#define GPIO_Mode_AF GPIO_MODER_MODER1 /* GPIO Alternate function Mode */
81#define GPIO_Mode_AN GPIO_MODER_MODER2 /* GPIO Analog Mode */
82
83/*
84 * GPIO Output Maximum frequency enumeration
85 */
86#define GPIO_Speed_2MHz 0x0 /* Low speed */
87#define GPIO_Speed_25MHz GPIO_OSPEEDER_OSPEEDR0 /* Medium speed */
88#define GPIO_Speed_50MHz GPIO_OSPEEDER_OSPEEDR1 /* Fast speed */
89#define GPIO_Speed_100MHz GPIO_OSPEEDER_OSPEEDR2 /* High speed on 30 pF (80 MHz Output max speed on 15 pF) */
90
91/*
92 * GPIO Output type enumeration
93 */
94#define GPIO_OType_PP 0x0
95#define GPIO_OType_OD 0x1
96
97/*
98 * GPIO Configuration PullUp PullDown enumeration
99 */
100#define GPIO_PuPd_NOPULL 0x0
101#define GPIO_PuPd_UP GPIO_PUPDR_PUPDR0
102#define GPIO_PuPd_DOWN GPIO_PUPDR_PUPDR1
103
104/*
105 * AF 7 selection
106 */
107#define GPIO_AF7 0x07 /* AF7 value */
108
109/*
110 * USART Word Length
111 */
112#define USART_WordLength_8b 0x0000
113#define USART_WordLength_9b USART_CR1_M
114
115/*
116 * USART Stop Bits
117 */
118#define USART_StopBits_1 0x0000
119#define USART_StopBits_0_5 USART_CR2_STOP_0
120#define USART_StopBits_2 USART_CR2_STOP_1
121#define USART_StopBits_1_5 USART_CR2_STOP
122
123/*
124 * USART Parity
125 */
126#define USART_Parity_No 0x0000
127#define USART_Parity_Even USART_CR1_PCE
128#define USART_Parity_Odd (USART_CR1_PCE | USART_CR1_PS)
129
130/*
131 * USART MODE
132 */
133#define USART_Mode_Rx USART_CR1_RE
134#define USART_Mode_Tx USART_CR1_TE
135
136/** @defgroup USART_Hardware_Flow_Control
137 * @{
138 */
139#define USART_HardwareFlowControl_None 0x0000
140#define USART_HardwareFlowControl_RTS USART_CR3_RTSE
141#define USART_HardwareFlowControl_CTS USART_CR3_CTSE
142#define USART_HardwareFlowControl_RTS_CTS (USART_CR3_RTSE | USART_CR3_CTSE)
143
144#define CR1_CLEAR_MASK (USART_CR1_M | USART_CR1_PCE | USART_CR1_PS | USART_CR1_TE | USART_CR1_RE)
145#define CR3_CLEAR_MASK (USART_CR3_RTSE | USART_CR3_CTSE)
146
147
148/*
149 * シリアルI/Oポート初期化ブロックの定義
150 */
151typedef struct sio_port_initialization_block {
152 uint32_t base;
153 INTNO intno_usart;
154} SIOPINIB;
155
156/*
157 * å…
158¼ç”¨GPIOポート初期化ブロックの定義
159 */
160typedef struct gpio_port_initialization_block {
161 uint32_t clockbase/* pfr*/; /* PFRxレジスタアドレス */
162 uint32_t clock_set;
163 uint32_t portbase;
164 uint32_t port_set;
165
166 uint32_t txportbase;
167 uint32_t txpinport;
168 uint32_t txmode_msk;
169 uint32_t txmode_set;
170 uint32_t txspeed_msk;
171 uint32_t txspeed_set;
172 uint32_t txtype_msk;
173 uint32_t txtype_set;
174 uint32_t txpupd_msk;
175 uint32_t txpupd_set;
176
177 uint32_t rxportbase;
178 uint32_t rxpinport;
179 uint32_t rxmode_msk;
180 uint32_t rxmode_set;
181 uint32_t rxspeed_msk;
182 uint32_t rxspeed_set;
183 uint32_t rxtype_msk;
184 uint32_t rxtype_set;
185 uint32_t rxpupd_msk;
186 uint32_t rxpupd_set;
187} GPIOINIB;
188
189/*
190 * シリアルI/Oポート管理ブロックの定義
191 */
192struct sio_port_control_block {
193 const SIOPINIB *p_siopinib; /* シリアルI/Oポート初期化ブロック */
194 const GPIOINIB *p_gpioinib; /* å…
195¼ç”¨GPIOポート初期化ブロック */
196 intptr_t exinf; /* 拡張情
197å ± */
198 bool_t opnflg; /* オープン済みフラグ */
199};
200
201/*
202 * シリアルI/Oポート初期化ブロック
203 */
204const SIOPINIB siopinib_table[TNUM_SIOP] = {
205 {(uint32_t)USART1_BASE, (INTNO)INTNO_SIO1},
206#if TNUM_SIOP >= 2
207 {(uint32_t)USART2_BASE, (INTNO)INTNO_SIO2},
208#endif
209};
210
211/*
212 * å…
213¼ç”¨GPIOポート初期化ブロック
214 */
215const GPIOINIB gpioinib_table[TNUM_SIOP] = {
216 {(uint32_t)(TADR_RCC_BASE+TOFF_U1_APBNER), (uint32_t)ENABLE_U1_PORT,
217 (uint32_t)(TADR_RCC_BASE+TOFF_RCC_AHB1ENR), (uint32_t)ENABLE_U1_GPIO,
218 (uint32_t)TADR_U1_GPIO_BASE, (uint32_t)TX1_PINPOS,
219 (uint32_t)~(GPIO_MODER_MODER2 << (TX1_PINPOS*2)), (uint32_t)(GPIO_Mode_AF << (TX1_PINPOS*2)),
220 (uint32_t)~(GPIO_OSPEEDER_OSPEEDR2 << (TX1_PINPOS*2)), (uint32_t)(GPIO_Speed_50MHz << (TX1_PINPOS*2)),
221 (uint32_t)~(GPIO_OTYPER_OT << TX1_PINPOS), (uint32_t)(GPIO_OType_PP << TX1_PINPOS),
222 (uint32_t)~(GPIO_PUPDR_PUPDR2 << (TX1_PINPOS*2)), (uint32_t)(GPIO_PuPd_UP << (TX1_PINPOS*2)),
223 (uint32_t)TADR_U1_GPIO_BASE, (uint32_t)RX1_PINPOS,
224 (uint32_t)~(GPIO_MODER_MODER2 << (RX1_PINPOS*2)), (uint32_t)(GPIO_Mode_AF << (RX1_PINPOS*2)),
225 (uint32_t)~(GPIO_OSPEEDER_OSPEEDR2 << (RX1_PINPOS*2)), (uint32_t)(GPIO_Speed_50MHz << (RX1_PINPOS*2)),
226 (uint32_t)~(GPIO_OTYPER_OT << RX1_PINPOS), (uint32_t)(GPIO_OType_PP << RX1_PINPOS),
227 (uint32_t)~(GPIO_PUPDR_PUPDR2 << (RX1_PINPOS*2)), (uint32_t)(GPIO_PuPd_UP << (RX1_PINPOS*2))
228#if TNUM_SIOP >= 2
229 },
230 {(uint32_t)(TADR_RCC_BASE+TOFF_U2_APBNER), (uint32_t)ENABLE_U2_PORT,
231 (uint32_t)(TADR_RCC_BASE+TOFF_RCC_AHB1ENR), (uint32_t)ENABLE_U2_GPIO,
232 (uint32_t)TADR_U2_GPIO_BASE, (uint32_t)TX2_PINPOS,
233 (uint32_t)~(GPIO_MODER_MODER2 << (TX2_PINPOS*2)), (uint32_t)(GPIO_Mode_AF << (TX2_PINPOS*2)),
234 (uint32_t)~(GPIO_OSPEEDER_OSPEEDR2 << (TX2_PINPOS*2)), (uint32_t)(GPIO_Speed_50MHz << (TX2_PINPOS*2)),
235 (uint32_t)~(GPIO_OTYPER_OT << TX2_PINPOS), (uint32_t)(GPIO_OType_PP << TX2_PINPOS),
236 (uint32_t)~(GPIO_PUPDR_PUPDR2 << (TX2_PINPOS*2)), (uint32_t)(GPIO_PuPd_UP << (TX2_PINPOS*2)),
237 (uint32_t)TADR_U2_GPIO_BASE, (uint32_t)RX2_PINPOS,
238 (uint32_t)~(GPIO_MODER_MODER2 << (RX2_PINPOS*2)), (uint32_t)(GPIO_Mode_AF << (RX2_PINPOS*2)),
239 (uint32_t)~(GPIO_OSPEEDER_OSPEEDR2 << (RX2_PINPOS*2)), (uint32_t)(GPIO_Speed_50MHz << (RX2_PINPOS*2)),
240 (uint32_t)~(GPIO_OTYPER_OT << RX2_PINPOS), (uint32_t)(GPIO_OType_PP << RX2_PINPOS),
241 (uint32_t)~(GPIO_PUPDR_PUPDR2 << (RX2_PINPOS*2)), (uint32_t)(GPIO_PuPd_UP << (RX2_PINPOS*2)),
242#endif
243 }
244};
245
246/*
247 * シリアルI/Oポート管理ブロックのエリア
248 */
249SIOPCB siopcb_table[TNUM_SIOP];
250
251/*
252 * シリアルI/OポートIDから管理ブロックを取り出すためのマクロ
253 */
254#define INDEX_SIOP(siopid) ((uint_t)((siopid) - 1))
255#define get_siopcb(siopid) (&(siopcb_table[INDEX_SIOP(siopid)]))
256
257static void setup_gpio_source(uint32_t base, uint8_t source, uint8_t select)
258{
259 uint32_t tmpreg, regoff;
260 regoff = TOFF_GPIO_AFR0+((source>>1) & 0x4);
261 tmpreg = (sil_rew_mem((uint32_t *)(base+regoff)) & ~(0xF << ((source & 0x07) * 4)))
262 | (select << ((source & 0x07) * 4));
263 sil_wrw_mem((uint32_t *)(base+regoff), tmpreg);
264}
265
266void put_hex(char a, int val)
267{
268 int i, j;
269 target_fput_log(a);
270 target_fput_log(' ');
271 for(i = 28 ; i >= 0 ; i-= 4){
272 j = (val >> i) & 0xf;;
273 if(j > 9)
274 j += ('A'-10);
275 else
276 j += '0';
277 target_fput_log(j);
278 }
279 target_fput_log('\n');
280}
281
282/*
283 * SIOドライバの初期化
284 */
285void
286sio_initialize(intptr_t exinf)
287{
288 SIOPCB *p_siopcb;
289 uint_t i;
290
291 /*
292 * シリアルI/Oポート管理ブロックの初期化
293 */
294 for (p_siopcb = siopcb_table, i = 0; i < TNUM_SIOP; p_siopcb++, i++) {
295 p_siopcb->p_siopinib = &(siopinib_table[i]);
296 p_siopcb->p_gpioinib = &(gpioinib_table[i]);
297 p_siopcb->opnflg = false;
298 }
299}
300
301
302/*
303 * シリアルI/Oポートのオープン
304 */
305SIOPCB *
306sio_opn_por(ID siopid, intptr_t exinf)
307{
308 SIOPCB *p_siopcb;
309 const SIOPINIB *p_siopinib;
310 const GPIOINIB *p_gpioinib;
311 bool_t opnflg;
312 ER ercd;
313 uint32_t base, txbase, rxbase;
314 uint32_t apbclock, integerdivider, fractionaldivider, tmp;
315
316 p_siopcb = get_siopcb(siopid);
317 p_siopinib = p_siopcb->p_siopinib;
318 p_gpioinib = p_siopcb->p_gpioinib;
319
320 /*
321 * オープンしたポートがあるかをopnflgに読んでおく．
322 */
323 opnflg = p_siopcb->opnflg;
324
325 p_siopcb->exinf = exinf;
326 txbase = p_gpioinib->txportbase;
327 rxbase = p_gpioinib->rxportbase;
328
329 if(txbase == 0 || rxbase == 0) /* no usart port */
330 goto sio_opn_exit;
331
332 /*
333 * ハードウェアの初期化
334 */
335 sil_wrw_mem((uint32_t *)p_gpioinib->clockbase, sil_rew_mem((uint32_t *)p_gpioinib->clockbase) | p_gpioinib->clock_set);
336 sil_wrw_mem((uint32_t *)p_gpioinib->portbase, sil_rew_mem((uint32_t *)p_gpioinib->portbase) | p_gpioinib->port_set);
337 sil_wrw_mem((uint32_t *)(txbase+TOFF_GPIO_MODER), (sil_rew_mem((uint32_t *)(txbase+TOFF_GPIO_MODER)) & p_gpioinib->txmode_msk) | p_gpioinib->txmode_set);
338 sil_wrw_mem((uint32_t *)(txbase+TOFF_GPIO_OSPEEDR), (sil_rew_mem((uint32_t *)(txbase+TOFF_GPIO_OSPEEDR)) & p_gpioinib->txspeed_msk) | p_gpioinib->txspeed_set);
339 sil_wrw_mem((uint32_t *)(txbase+TOFF_GPIO_OTYPER), (sil_rew_mem((uint32_t *)(txbase+TOFF_GPIO_OTYPER)) & p_gpioinib->txtype_msk) | p_gpioinib->txtype_set);
340 sil_wrw_mem((uint32_t *)(txbase+TOFF_GPIO_PUPDR), (sil_rew_mem((uint32_t *)(txbase+TOFF_GPIO_PUPDR)) & p_gpioinib->txpupd_msk) | p_gpioinib->txpupd_set);
341 sil_wrw_mem((uint32_t *)(rxbase+TOFF_GPIO_MODER), (sil_rew_mem((uint32_t *)(rxbase+TOFF_GPIO_MODER)) & p_gpioinib->rxmode_msk) | p_gpioinib->rxmode_set);
342 sil_wrw_mem((uint32_t *)(rxbase+TOFF_GPIO_OSPEEDR), (sil_rew_mem((uint32_t *)(rxbase+TOFF_GPIO_OSPEEDR)) & p_gpioinib->rxspeed_msk) | p_gpioinib->rxspeed_set);
343 sil_wrw_mem((uint32_t *)(rxbase+TOFF_GPIO_OTYPER), (sil_rew_mem((uint32_t *)(rxbase+TOFF_GPIO_OTYPER)) & p_gpioinib->rxtype_msk) | p_gpioinib->rxtype_set);
344 sil_wrw_mem((uint32_t *)(txbase+TOFF_GPIO_PUPDR), (sil_rew_mem((uint32_t *)(txbase+TOFF_GPIO_PUPDR)) & p_gpioinib->rxpupd_msk) | p_gpioinib->rxpupd_set);
345 setup_gpio_source(txbase, p_gpioinib->txpinport, GPIO_AF7);
346 setup_gpio_source(rxbase, p_gpioinib->rxpinport, GPIO_AF7);
347
348 base = p_siopinib->base;
349
350 sil_wrh_mem((uint16_t *)(base+TOFF_USART_CR1), sil_reh_mem((uint16_t *)(base+TOFF_USART_CR1)) & ~USART_CR1_UE);
351 tmp = sil_reh_mem((uint16_t *)(base+TOFF_USART_CR2)) & ~USART_CR2_STOP;
352 sil_wrh_mem((uint16_t *)(base+TOFF_USART_CR2), tmp | USART_StopBits_1);
353 tmp = sil_reh_mem((uint16_t *)(base+TOFF_USART_CR1)) & ~CR1_CLEAR_MASK;
354 sil_wrh_mem((uint16_t *)(base+TOFF_USART_CR1), tmp | USART_WordLength_8b | USART_Parity_No | USART_Mode_Rx | USART_Mode_Tx);
355 tmp = sil_reh_mem((uint16_t *)(base+TOFF_USART_CR3)) & ~CR3_CLEAR_MASK;
356 sil_wrh_mem((uint16_t *)(base+TOFF_USART_CR3), tmp | USART_HardwareFlowControl_None);
357
358 if ((base == TADR_USART1_BASE) || (base == TADR_USART6_BASE))
359 apbclock = SysFrePCLK2;
360 else
361 apbclock = SysFrePCLK1;
362
363 if ((sil_reh_mem((uint16_t *)(base+TOFF_USART_CR1)) & USART_CR1_OVER8) != 0){
364 integerdivider = ((25 * apbclock) / (2 * BPS_SETTING)); /* 8 Samples */
365 tmp = (integerdivider / 100) << 4;
366 fractionaldivider = integerdivider - (100 * (tmp >> 4));
367 tmp |= ((((fractionaldivider * 8) + 50) / 100)) & 0x07;
368 }
369 else{ /* if ((USARTx->CR1 & USART_CR1_OVER8) == 0) */
370 integerdivider = ((25 * apbclock) / (4 * BPS_SETTING)); /* 16 Samples */
371 tmp = (integerdivider / 100) << 4;
372 fractionaldivider = integerdivider - (100 * (tmp >> 4));
373 tmp |= ((((fractionaldivider * 16) + 50) / 100)) & 0x0F;
374 }
375 sil_wrh_mem((uint16_t *)(base+TOFF_USART_BRR), tmp);
376 sil_wrh_mem((uint16_t *)(base+TOFF_USART_CR1), sil_reh_mem((uint16_t *)(base+TOFF_USART_CR1)) | USART_CR1_RXNEIE);
377 p_siopcb->opnflg = true;
378
379 /*
380 * シリアルI/O割込みのマスクを解除する．
381 */
382 if (!opnflg) {
383 ercd = ena_int(p_siopinib->intno_usart);
384 assert(ercd == E_OK);
385 }
386 sil_wrh_mem((uint16_t *)(base+TOFF_USART_CR1), sil_reh_mem((uint16_t *)(base+TOFF_USART_CR1)) | USART_CR1_UE);
387
388sio_opn_exit:;
389 return(p_siopcb);
390}
391
392/*
393 * シリアルI/Oポートのクローズ
394 */
395void
396sio_cls_por(SIOPCB *p_siopcb)
397{
398 /*
399 * シリアルI/O割込みをマスクする．
400 */
401 if ((p_siopcb->opnflg)) {
402 dis_int(p_siopcb->p_siopinib->intno_usart);
403 }
404 p_siopcb->opnflg = false;
405}
406
407/*
408 * SIOの割込みサービスルーチン
409 */
410
411Inline bool_t
412sio_putready(SIOPCB* p_siopcb)
413{
414 uint16_t cr1 = sil_reh_mem((uint16_t *)(p_siopcb->p_siopinib->base+TOFF_USART_CR1));
415 uint16_t ssr = sil_reh_mem((uint16_t *)(p_siopcb->p_siopinib->base+TOFF_USART_SR));
416
417 if ((cr1 & USART_CR1_TXEIE) != 0 && (ssr & USART_SR_TC) != 0)
418 {
419 return 1;
420 }
421 return 0;
422}
423
424Inline bool_t
425sio_getready(SIOPCB* p_siopcb)
426{
427 uint16_t cr1 = sil_reh_mem((uint16_t *)(p_siopcb->p_siopinib->base+TOFF_USART_CR1));
428 uint16_t ssr = sil_reh_mem((uint16_t *)(p_siopcb->p_siopinib->base+TOFF_USART_SR));
429
430 if ((ssr & (USART_SR_ORE | USART_SR_NE | USART_SR_FE | USART_SR_PE)) != 0)
431 {
432 return 0;
433 }
434 if ((cr1 & USART_CR1_RXNEIE) != 0 && (ssr & USART_SR_RXNE) != 0)
435 {
436 return 1;
437 }
438 return 0;
439}
440
441void
442sio_usart_isr(intptr_t exinf)
443{
444 SIOPCB *p_siopcb;
445
446 p_siopcb = get_siopcb(exinf);
447
448 if (sio_getready(p_siopcb)) {
449 sio_irdy_rcv(p_siopcb->exinf);
450 }
451 if (sio_putready(p_siopcb)) {
452 sio_irdy_snd(p_siopcb->exinf);
453 }
454}
455
456/*
457 * シリアルI/Oポートへの文字送信
458 */
459bool_t
460sio_snd_chr(SIOPCB *p_siopcb, char c)
461{
462 if (sio_putready(p_siopcb)) {
463 sil_wrh_mem((uint16_t *)(p_siopcb->p_siopinib->base+TOFF_USART_DR), (uint16_t)c);
464 return true;
465 }
466 return false;
467}
468
469/*
470 * シリアルI/Oポートからの文字受信
471 */
472int_t
473sio_rcv_chr(SIOPCB *p_siopcb)
474{
475 int_t c = -1;
476
477 if (sio_getready(p_siopcb)) {
478 c = sil_reh_mem((uint16_t *)(p_siopcb->p_siopinib->base+TOFF_USART_DR)) & 0xFF;
479 }
480 return c;
481}
482
483/*
484 * シリアルI/Oポートからのコールバックの許可
485 */
486void
487sio_ena_cbr(SIOPCB *p_siopcb, uint_t cbrtn)
488{
489 switch (cbrtn) {
490 case SIO_RDY_SND:
491 sil_wrh_mem((uint16_t *)(p_siopcb->p_siopinib->base+TOFF_USART_CR1), sil_reh_mem((uint16_t *)(p_siopcb->p_siopinib->base+TOFF_USART_CR1)) | USART_CR1_TXEIE);
492 break;
493 case SIO_RDY_RCV:
494 sil_wrh_mem((uint16_t *)(p_siopcb->p_siopinib->base+TOFF_USART_CR1), sil_reh_mem((uint16_t *)(p_siopcb->p_siopinib->base+TOFF_USART_CR1)) | USART_CR1_RXNEIE);
495 break;
496 }
497}
498
499/*
500 * シリアルI/Oポートからのコールバックの禁止
501 */
502void
503sio_dis_cbr(SIOPCB *p_siopcb, uint_t cbrtn)
504{
505 switch (cbrtn) {
506 case SIO_RDY_SND:
507 sil_wrh_mem((uint16_t *)(p_siopcb->p_siopinib->base+TOFF_USART_CR1), sil_reh_mem((uint16_t *)(p_siopcb->p_siopinib->base+TOFF_USART_CR1)) & ~USART_CR1_TXEIE);
508 break;
509 case SIO_RDY_RCV:
510 sil_wrh_mem((uint16_t *)(p_siopcb->p_siopinib->base+TOFF_USART_CR1), sil_reh_mem((uint16_t *)(p_siopcb->p_siopinib->base+TOFF_USART_CR1)) & ~USART_CR1_RXNEIE);
511 break;
512 }
513}
514
515/*
516 * 1文字出力（ポーリングでの出力）
517 */
518void sio_pol_snd_chr(int8_t c, ID siopid)
519{
520 uint32_t base = siopinib_table[INDEX_PORT(siopid)].base;
521
522 sil_wrh_mem((uint16_t *)(base+TOFF_USART_DR), (uint16_t)c);
523 while(0 == (sil_reh_mem((uint16_t *)(base+TOFF_USART_SR)) & USART_SR_TC));
524
525 /*
526 * 出力が完å…
527¨ã«çµ‚わるまで待
528つ
529 */
530 volatile int n = 300000000/BPS_SETTING;
531 while(n--);
532}
533
534/*
535 * ターゲットのシリアル初期化
536 */
537void chip_uart_init(ID siopid)
538{
539 const GPIOINIB *p_gpioinib = &gpioinib_table[INDEX_PORT(siopid)];
540 const SIOPINIB *p_siopinib = &siopinib_table[INDEX_PORT(siopid)];
541 uint32_t base, txbase, rxbase;
542 uint32_t apbclock, integerdivider, fractionaldivider, tmp;
543
544 txbase = p_gpioinib->txportbase;
545 rxbase = p_gpioinib->rxportbase;
546
547 sil_wrw_mem((uint32_t *)p_gpioinib->clockbase, sil_rew_mem((uint32_t *)p_gpioinib->clockbase) | p_gpioinib->clock_set);
548 sil_wrw_mem((uint32_t *)p_gpioinib->portbase, sil_rew_mem((uint32_t *)p_gpioinib->portbase) | p_gpioinib->port_set);
549 sil_wrw_mem((uint32_t *)(txbase+TOFF_GPIO_MODER), (sil_rew_mem((uint32_t *)(txbase+TOFF_GPIO_MODER)) & p_gpioinib->txmode_msk) | p_gpioinib->txmode_set);
550 sil_wrw_mem((uint32_t *)(txbase+TOFF_GPIO_OSPEEDR), (sil_rew_mem((uint32_t *)(txbase+TOFF_GPIO_OSPEEDR)) & p_gpioinib->txspeed_msk) | p_gpioinib->txspeed_set);
551 sil_wrw_mem((uint32_t *)(txbase+TOFF_GPIO_OTYPER), (sil_rew_mem((uint32_t *)(txbase+TOFF_GPIO_OTYPER)) & p_gpioinib->txtype_msk) | p_gpioinib->txtype_set);
552 sil_wrw_mem((uint32_t *)(txbase+TOFF_GPIO_PUPDR), (sil_rew_mem((uint32_t *)(txbase+TOFF_GPIO_PUPDR)) & p_gpioinib->txpupd_msk) | p_gpioinib->txpupd_set);
553 sil_wrw_mem((uint32_t *)(rxbase+TOFF_GPIO_MODER), (sil_rew_mem((uint32_t *)(rxbase+TOFF_GPIO_MODER)) & p_gpioinib->rxmode_msk) | p_gpioinib->rxmode_set);
554 sil_wrw_mem((uint32_t *)(rxbase+TOFF_GPIO_OSPEEDR), (sil_rew_mem((uint32_t *)(rxbase+TOFF_GPIO_OSPEEDR)) & p_gpioinib->rxspeed_msk) | p_gpioinib->rxspeed_set);
555 sil_wrw_mem((uint32_t *)(rxbase+TOFF_GPIO_OTYPER), (sil_rew_mem((uint32_t *)(rxbase+TOFF_GPIO_OTYPER)) & p_gpioinib->rxtype_msk) | p_gpioinib->rxtype_set);
556 sil_wrw_mem((uint32_t *)(txbase+TOFF_GPIO_PUPDR), (sil_rew_mem((uint32_t *)(txbase+TOFF_GPIO_PUPDR)) & p_gpioinib->rxpupd_msk) | p_gpioinib->rxpupd_set);
557 setup_gpio_source(txbase, p_gpioinib->txpinport, GPIO_AF7);
558 setup_gpio_source(rxbase, p_gpioinib->rxpinport, GPIO_AF7);
559
560 base = p_siopinib->base;
561
562 tmp = sil_reh_mem((uint16_t *)(base+TOFF_USART_CR2)) & ~USART_CR2_STOP;
563 sil_wrh_mem((uint16_t *)(base+TOFF_USART_CR2), tmp | USART_StopBits_1);
564 tmp = sil_reh_mem((uint16_t *)(base+TOFF_USART_CR1)) & ~CR1_CLEAR_MASK;
565 sil_wrh_mem((uint16_t *)(base+TOFF_USART_CR1), tmp | USART_WordLength_8b | USART_Parity_No | USART_Mode_Rx | USART_Mode_Tx);
566 tmp = sil_reh_mem((uint16_t *)(base+TOFF_USART_CR3)) & ~CR3_CLEAR_MASK;
567 sil_wrh_mem((uint16_t *)(base+TOFF_USART_CR3), tmp | USART_HardwareFlowControl_None);
568
569 if ((base == TADR_USART1_BASE) || (base == TADR_USART6_BASE))
570 apbclock = SysFrePCLK2;
571 else
572 apbclock = SysFrePCLK1;
573
574 if ((sil_reh_mem((uint16_t *)(base+TOFF_USART_CR1)) & USART_CR1_OVER8) != 0){
575 integerdivider = ((25 * apbclock) / (2 * BPS_SETTING)); /* 8 Samples */
576 tmp = (integerdivider / 100) << 4;
577 fractionaldivider = integerdivider - (100 * (tmp >> 4));
578 tmp |= ((((fractionaldivider * 8) + 50) / 100)) & 0x07;
579 }
580 else{ /* if ((USARTx->CR1 & USART_CR1_OVER8) == 0) */
581 integerdivider = ((25 * apbclock) / (4 * BPS_SETTING)); /* 16 Samples */
582 tmp = (integerdivider / 100) << 4;
583 fractionaldivider = integerdivider - (100 * (tmp >> 4));
584 tmp |= ((((fractionaldivider * 16) + 50) / 100)) & 0x0F;
585 }
586 sil_wrh_mem((uint16_t *)(base+TOFF_USART_BRR), tmp);
587 sil_wrh_mem((uint16_t *)(base+TOFF_USART_CR1), sil_reh_mem((uint16_t *)(base+TOFF_USART_CR1)) & ~(USART_CR1_TXEIE | USART_CR1_RXNEIE));
588 sil_wrh_mem((uint16_t *)(base+TOFF_USART_CR1), sil_reh_mem((uint16_t *)(base+TOFF_USART_CR1)) | USART_CR1_UE);
589}
Note: See TracBrowser for help on using the repository browser.