source: azure_iot_hub_riscv/trunk/asp_baseplatform/pdic/k210/dvp.c@ 453

Last change on this file since 453 was 453, checked in by coas-nagasima, 4 years ago

ファイルを追加
  • Property svn:eol-style set to native
  • Property svn:mime-type set to text/x-csrc;charset=UTF-8
File size: 15.3 KB
Line 
1/*
2 * TOPPERS/ASP Kernel
3 * Toyohashi Open Platform for Embedded Real-Time Systems/
4 * Advanced Standard Profile Kernel
5 *
6 * Copyright (C) 2008-2011 by Embedded and Real-Time Systems Laboratory
7 * Graduate School of Information Science, Nagoya Univ., JAPAN
8 * Copyright (C) 2015-2019 by TOPPERS PROJECT Educational Working Group.
9 *
10 * 上記著作権者は，以下の(1)～(4)の条件を満たす場合に限り，本ソフトウェ
11 * ア（本ソフトウェアを改変したものを含む．以下同じ）を使用・複製・改
12 * 変・再配布（以下，利用と呼ぶ）することを無償で許諾する．
13 * (1) 本ソフトウェアをソースコードの形で利用する場合には，上記の著作
14 * 権表示，この利用条件および下記の無保証規定が，そのままの形でソー
15 * スコード中に含まれていること．
16 * (2) 本ソフトウェアを，ライブラリ形式など，他のソフトウェア開発に使
17 * 用できる形で再配布する場合には，再配布に伴うドキュメント（利用
18 * 者マニュアルなど）に，上記の著作権表示，この利用条件および下記
19 * の無保証規定を掲載すること．
20 * (3) 本ソフトウェアを，機器に組み込むなど，他のソフトウェア開発に使
21 * 用できない形で再配布する場合には，次のいずれかの条件を満たすこ
22 * と．
23 * (a) 再配布に伴うドキュメント（利用者マニュアルなど）に，上記の著
24 * 作権表示，この利用条件および下記の無保証規定を掲載すること．
25 * (b) 再配布の形態を，別に定める方法によって，TOPPERSプロジェクトに
26 * 報告すること．
27 * (4) 本ソフトウェアの利用により直接的または間接的に生じるいかなる損
28 * 害からも，上記著作権者およびTOPPERSプロジェクトを免責すること．
29 * また，本ソフトウェアのユーザまたはエンドユーザからのいかなる理
30 * 由に基づく請求からも，上記著作権者およびTOPPERSプロジェクトを
31 * 免責すること．
32 *
33 * 本ソフトウェアは，無保証で提供されているものである．上記著作権者お
34 * よびTOPPERSプロジェクトは，本ソフトウェアに関して，特定の使用目的
35 * に対する適合性も含めて，いかなる保証も行わない．また，本ソフトウェ
36 * アの利用により直接的または間接的に生じたいかなる損害に関しても，そ
37 * の責任を負わない．
38 *
39 * @(#) $Id$
40 */
41/*
42 *
43 * K210 DVPドライバ関数群
44 *
45 */
46#include <stddef.h>
47#include <kernel.h>
48#include <sil.h>
49#include <t_syslog.h>
50#include <target_syssvc.h>
51#include <kernel_cfg.h>
52#include "device.h"
53#include "dvp.h"
54
55/*
56 * SIL関数のマクロ定義
57 */
58#define sil_orw_mem(a, b) sil_wrw_mem((a), sil_rew_mem(a) | (b))
59#define sil_andw_mem(a, b) sil_wrw_mem((a), sil_rew_mem(a) & ~(b))
60#define sil_modw_mem(a, b, c) sil_wrw_mem((a), (sil_rew_mem(a) & (~b)) | (c))
61
62#define DVP_CLOCK_REQ 0
63#define APB1_CLOCK_REQ 1
64
65#define RESET_DELAY_TIME 200
66
67#define DEAFULT_CLEAR_INT (DVP_STS_FRAME_START | DVP_STS_FRAME_START_WE | \
68 DVP_STS_FRAME_FINISH | DVP_STS_FRAME_FINISH_WE)
69
70
71static DVP_Handle_t *phdvp;
72
73static uint32_t
74dvp_clock_get_freq(uint8_t clock)
75{
76 uint32_t clk_sel0 = sil_rew_mem((uint32_t *)(TADR_SYSCTL_BASE+TOFF_CLK_SEL0));
77 uint32_t source = 0;
78 uint32_t result = 0;
79 uint32_t threshold = 0;
80
81 /*
82 * ACLKの取り出し
83 */
84 if((clk_sel0 & SYSCTL_CLK_SEL0_ACLK_SEL) == 0)
85 source = SYSCTRL_CLOCK_FREQ_IN0;
86 else{
87 threshold = (clk_sel0 & SYSCTL_CLK_SEL0_ACLK_SDIVISER) >> 1;
88 source = get_pll_clock(0) / (2ULL << threshold);
89 }
90
91 if(clock == DVP_CLOCK_REQ){
92 threshold = sil_rew_mem((uint32_t *)(TADR_SYSCTL_BASE+TOFF_SYSCTL_CLK_TH0)) & SYSCTL_CLK_TH0_DVP_GCLK_THHD;
93 threshold >>= 12;
94 }
95 else /* APB1 request */
96 threshold = (clk_sel0 & SYSCTL_CLK_SEL0_APB1_CLK_SEL) >> 6;
97 result = source / (threshold + 1);
98 syslog_2(LOG_NOTICE, "## dvp_clock_get_freq req(%d) result(%d) ##", clock, result);
99 return result;
100}
101
102static void
103dvp_sccb_start_transfer(DVP_Handle_t *hdvp)
104{
105 while(sil_rew_mem((uint32_t *)(hdvp->base+TOFF_DVP_STS)) & DVP_STS_SCCB_EN)
106 ;
107 sil_wrw_mem((uint32_t *)(hdvp->base+TOFF_DVP_STS), (DVP_STS_SCCB_EN | DVP_STS_SCCB_EN_WE));
108 while (sil_rew_mem((uint32_t *)(hdvp->base+TOFF_DVP_STS)) & DVP_STS_SCCB_EN)
109 ;
110}
111
112
113/*
114 * SCCBレジスタ書込み
115 * parameter1 hdvp: DVPハンドラへのポインタ
116 * parameter2 addr: デバイスアドレス
117 * parameter3 reg_addr: レジスタアドレス
118 * parameter4 reg_data: レジスタデータ
119 */
120void
121dvp_sccb_send_data(DVP_Handle_t *hdvp, uint8_t addr, uint16_t reg_addr, uint8_t reg_data)
122{
123 uint32_t tmp;
124
125 tmp = sil_rew_mem((uint32_t *)(hdvp->base+TOFF_DVP_SCCB_CFG)) & (~DVP_SCCB_BYTE_NUM_MASK);
126
127 (hdvp->Init.num_sccb_reg == 8) ? (tmp |= DVP_SCCB_BYTE_NUM_3) : (tmp |= DVP_SCCB_BYTE_NUM_4);
128
129 sil_wrw_mem((uint32_t *)(hdvp->base+TOFF_DVP_SCCB_CFG), tmp);
130
131 if (hdvp->Init.num_sccb_reg == 8)
132 tmp = DVP_SCCB_WRITE_DATA_ENABLE | addr | (reg_addr << 8) | (reg_data << 16);
133 else
134 tmp = DVP_SCCB_WRITE_DATA_ENABLE | addr | ((reg_addr >> 8) << 8) | ((reg_addr & 0xff) << 16) | (reg_data << 24);
135 sil_wrw_mem((uint32_t *)(hdvp->base+TOFF_DVP_SCCB_CTL), tmp);
136 dvp_sccb_start_transfer(hdvp);
137}
138
139/*
140 * SCCBレジスタ読み込み
141 * parameter1 hdvp: DVPハンドラへのポインタ
142 * parameter2 addr: デバイスアドレス
143 * parameter3 reg_addr: レジスタアドレス
144 * return 読み込みデータ
145 */
146uint8_t dvp_sccb_receive_data(DVP_Handle_t *hdvp, uint8_t addr, uint16_t reg_addr)
147{
148 uint32_t tmp;
149
150 tmp = sil_rew_mem((uint32_t *)(hdvp->base+TOFF_DVP_SCCB_CFG)) & (~DVP_SCCB_BYTE_NUM_MASK);
151
152 if (hdvp->Init.num_sccb_reg == 8)
153 tmp |= DVP_SCCB_BYTE_NUM_2;
154 else
155 tmp |= DVP_SCCB_BYTE_NUM_3;
156
157 sil_wrw_mem((uint32_t *)(hdvp->base+TOFF_DVP_SCCB_CFG), tmp);
158
159 if(hdvp->Init.num_sccb_reg == 8)
160 tmp = DVP_SCCB_WRITE_DATA_ENABLE | addr | (reg_addr << 8);
161 else
162 tmp = DVP_SCCB_WRITE_DATA_ENABLE | addr | ((reg_addr >> 8) << 8) | ((reg_addr & 0xff) << 16);
163
164 sil_wrw_mem((uint32_t *)(hdvp->base+TOFF_DVP_SCCB_CTL), tmp);
165
166 dvp_sccb_start_transfer(hdvp);
167
168 sil_wrw_mem((uint32_t *)(hdvp->base+TOFF_DVP_SCCB_CTL), addr);
169
170 dvp_sccb_start_transfer(hdvp);
171
172 tmp = sil_rew_mem((uint32_t *)(hdvp->base+TOFF_DVP_SCCB_CFG));
173 return (uint8_t) (tmp >> 24);
174}
175
176/*
177 * DVP初期設定
178 * parameter1 hdvp: DVPハンドラへのポインタ
179 * return ERコード
180 */
181ER
182dvp_init(DVP_Handle_t *hdvp)
183{
184 uint32_t v_apb1_clk, v_period;
185
186 if(hdvp == NULL)
187 return E_PAR;
188
189 if(hdvp->Init.GMMlen > DVP_AXI_GM_MLEN_MASK || hdvp->Init.GMMlen == 0)
190 return E_PAR;
191
192 hdvp->base = DVP_BASE_ADDR;
193 hdvp->semid = DVP_SEM;
194 fpioa_set_function(hdvp->Init.CMosPClkPin, FUNC_CMOS_PCLK);
195 fpioa_set_function(hdvp->Init.CMosXClkPin, FUNC_CMOS_XCLK);
196 fpioa_set_function(hdvp->Init.CMosHRefPin, FUNC_CMOS_HREF);
197 fpioa_set_function(hdvp->Init.CMosPwDnPin, FUNC_CMOS_PWDN);
198 fpioa_set_function(hdvp->Init.CMosVSyncPin, FUNC_CMOS_VSYNC);
199 fpioa_set_function(hdvp->Init.CMosRstPin, FUNC_CMOS_RST);
200 fpioa_set_function(hdvp->Init.SccbSClkPin, FUNC_SCCB_SCLK);
201 fpioa_set_function(hdvp->Init.SccbSdaPin, FUNC_SCCB_SDA);
202
203 /* Do a power cycle */
204 dvp_dcmi_powerdown(hdvp, false);
205 dly_tsk(10);
206
207 dvp_dcmi_powerdown(hdvp, true);
208 dly_tsk(100);
209
210 /*
211 * DVPクロック有効化
212 */
213 sil_orw_mem((uint32_t *)(TADR_SYSCTL_BASE+TOFF_SYSCTL_CLK_EN_CENT), SYSCTL_CLK_EN_CENT_APB1_CLK_EN);
214 sil_orw_mem((uint32_t *)(TADR_SYSCTL_BASE+TOFF_SYSCTL_CLK_EN_PERI), SYSCTL_CLK_EN_PERI_DVP_CLK_EN);
215
216 phdvp = hdvp;
217
218 /*
219 * DVPリセット
220 */
221 sil_orw_mem((uint32_t *)(TADR_SYSCTL_BASE+TOFF_SYSCTL_PERI_RESET), SYSCTL_PERI_RESET_DVP_RESET);
222 dly_tsk(10);
223 sil_andw_mem((uint32_t *)(TADR_SYSCTL_BASE+TOFF_SYSCTL_PERI_RESET), SYSCTL_PERI_RESET_DVP_RESET);
224 dly_tsk(1);
225
226 /*
227 * SCCBクロック初期化
228 */
229 sil_orw_mem((uint32_t *)(hdvp->base+TOFF_DVP_SCCB_CFG), (DVP_SCCB_SCL_LCNT_MASK | DVP_SCCB_SCL_HCNT_MASK));
230
231 // Initialize dvp interface
232 v_apb1_clk = dvp_clock_get_freq(APB1_CLOCK_REQ);
233 if(v_apb1_clk > (hdvp->Init.Freq * 2))
234 v_period = ((v_apb1_clk + hdvp->Init.Freq) / (hdvp->Init.Freq * 2)) - 1;
235 else
236 v_period = 0;
237 if(v_period > 255)
238 v_period = 255;
239
240 /*
241 * DVPリセット
242 */
243 sil_andw_mem((uint32_t *)(hdvp->base+TOFF_DVP_CMOS_CFG), DVP_CMOS_CLK_DIV_MASK);
244 sil_orw_mem((uint32_t *)(hdvp->base+TOFF_DVP_CMOS_CFG), (DVP_CMOS_CLK_ENABLE | v_period));
245 /* First power down */
246 sil_orw_mem((uint32_t *)(hdvp->base+TOFF_DVP_CMOS_CFG), DVP_CMOS_POWER_DOWN);
247 sil_dly_nse(RESET_DELAY_TIME*1000);
248 sil_andw_mem((uint32_t *)(hdvp->base+TOFF_DVP_CMOS_CFG), DVP_CMOS_POWER_DOWN);
249 sil_dly_nse(RESET_DELAY_TIME*1000);
250
251 /* Second reset */
252 sil_andw_mem((uint32_t *)(hdvp->base+TOFF_DVP_CMOS_CFG), DVP_CMOS_RESET);
253 sil_dly_nse(RESET_DELAY_TIME*1000);
254 sil_orw_mem((uint32_t *)(hdvp->base+TOFF_DVP_CMOS_CFG), DVP_CMOS_RESET);
255 sil_dly_nse(RESET_DELAY_TIME*1000);
256
257 /*
258 * バーストモード設定
259 */
260 sil_modw_mem((uint32_t *)(hdvp->base+TOFF_DVP_CFG), DVP_CFG_BURST_SIZE_4BEATS, hdvp->Init.BurstMode);
261 sil_modw_mem((uint32_t *)(hdvp->base+TOFF_DVP_AXI), DVP_AXI_GM_MLEN_MASK, hdvp->Init.GMMlen-1);
262
263 /*
264 * オートモード設定
265 */
266 sil_modw_mem((uint32_t *)(hdvp->base+TOFF_DVP_CFG), DVP_CFG_AUTO_ENABLE, hdvp->Init.AutoMode);
267
268 /*
269 * 出力有効化
270 */
271 sil_orw_mem((uint32_t *)(hdvp->base+TOFF_DVP_CFG), DVP_CFG_AI_OUTPUT_ENABLE);
272 sil_orw_mem((uint32_t *)(hdvp->base+TOFF_DVP_CFG), DVP_CFG_DISPLAY_OUTPUT_ENABLE);
273
274 /*
275 * イメージフォーマット、サイズ設定
276 */
277 dvp_set_image_format(hdvp);
278 dvp_set_image_size(hdvp); //set QVGA default
279
280 sil_wrw_mem((uint32_t *)(hdvp->base+TOFF_DVP_R_ADDR), hdvp->Init.RedAddr);
281 sil_wrw_mem((uint32_t *)(hdvp->base+TOFF_DVP_G_ADDR), hdvp->Init.GreenAddr);
282 sil_wrw_mem((uint32_t *)(hdvp->base+TOFF_DVP_B_ADDR), hdvp->Init.BlueAddr);
283 sil_wrw_mem((uint32_t *)(hdvp->base+TOFF_DVP_RGB_ADDR), hdvp->Init.RGBAddr);
284
285 /*
286 * 割込み設定
287 */
288 sil_andw_mem((uint32_t *)(hdvp->base+TOFF_DVP_CFG), (DVP_CFG_START_INT_ENABLE | DVP_CFG_FINISH_INT_ENABLE));
289 dis_int(hdvp->Init.IntNo);
290 sil_orw_mem((uint32_t *)(hdvp->base+TOFF_DVP_STS), DEAFULT_CLEAR_INT);
291 sil_orw_mem((uint32_t *)(hdvp->base+TOFF_DVP_CFG), (DVP_CFG_START_INT_ENABLE | DVP_CFG_FINISH_INT_ENABLE));
292 hdvp->state = DVP_STATE_INIT;
293 return E_OK;
294}
295
296/*
297 * DVP終了設定
298 * parameter1 hspi: SPIハンドラへのポインタ
299 * return ERコード
300 */
301ER
302dvp_deinit(DVP_Handle_t *hdvp)
303{
304 if(hdvp == NULL)
305 return E_PAR;
306
307 dis_int(hdvp->Init.IntNo);
308 sil_andw_mem((uint32_t *)(TADR_SYSCTL_BASE+TOFF_SYSCTL_CLK_EN_PERI), SYSCTL_CLK_EN_PERI_DVP_CLK_EN);
309
310 phdvp = NULL;
311 hdvp->state = DVP_STATE_INIT;
312 return E_OK;
313}
314
315/*
316 * DVP有効化処理
317 * parameter1 hspi: SPIハンドラへのポインタ
318 * parameter2 run: 1:有効化、0:無効化
319 * return ERコード
320 */
321ER
322dvp_activate(DVP_Handle_t *hdvp, bool_t run)
323{
324 if(hdvp == NULL)
325 return E_PAR;
326 if(run){
327 hdvp->state = DVP_STATE_READY;
328 sil_orw_mem((uint32_t *)(hdvp->base+TOFF_DVP_STS), DEAFULT_CLEAR_INT);
329 ena_int(hdvp->Init.IntNo);
330 sil_orw_mem((uint32_t *)(hdvp->base+TOFF_DVP_CFG), (DVP_CFG_START_INT_ENABLE | DVP_CFG_FINISH_INT_ENABLE));
331 }
332 else{
333 hdvp->state = DVP_STATE_INIT;
334 dis_int(hdvp->Init.IntNo);
335 sil_orw_mem((uint32_t *)(hdvp->base+TOFF_DVP_STS), DEAFULT_CLEAR_INT);
336 sil_andw_mem((uint32_t *)(hdvp->base+TOFF_DVP_CFG), (DVP_CFG_START_INT_ENABLE | DVP_CFG_FINISH_INT_ENABLE));
337 }
338 return E_OK;
339}
340
341/*
342 * DVPイメージフォーマット再設定
343 * parameter1 hdvp: DVPハンドラへのポインタ
344 * Init.Formatに再設定値
345 * return ERコード
346 */
347ER
348dvp_set_image_format(DVP_Handle_t *hdvp)
349{
350 if(hdvp == NULL)
351 return E_PAR;
352 if((hdvp->Init.Format & ~DVP_CFG_FORMAT_MASK) != 0)
353 return E_PAR;
354
355 sil_modw_mem((uint32_t *)(hdvp->base+TOFF_DVP_CFG), DVP_CFG_FORMAT_MASK, hdvp->Init.Format);
356 return E_OK;
357}
358
359/*
360 * DVPイメージサイズ再設定
361 * parameter1 hdvp: DVPハンドラへのポインタ
362 * Init.Width, Init.Heightに再設定値
363 * return ERコード
364 */
365ER
366dvp_set_image_size(DVP_Handle_t *hdvp)
367{
368 uint32_t cfg, divw;
369
370 if(hdvp == NULL)
371 return E_PAR;
372 cfg = sil_rew_mem((uint32_t *)(hdvp->base+TOFF_DVP_CFG));
373 cfg &= ~(DVP_CFG_HREF_BURST_NUM_MASK | DVP_CFG_LINE_NUM_MASK);
374 cfg |= hdvp->Init.Height << 20;
375
376 if((cfg & DVP_CFG_BURST_SIZE_4BEATS) != 0)
377 divw = 4;
378 else
379 divw = 1;
380 cfg |= (hdvp->Init.Width / 8 / divw) << 12;
381 sil_wrw_mem((uint32_t *)(hdvp->base+TOFF_DVP_CFG), cfg);
382 return E_OK;
383}
384
385/*
386 * SCCBクロック再設定
387 * parameter1 hdvp: DVPハンドラへのポインタ
388 * parameter2 clk_rate:設定クロック値
389 * return 設定値、0で未設定
390 */
391uint32_t
392dvp_sccb_set_clk_rate(DVP_Handle_t *hdvp, uint32_t clk_rate)
393{
394 uint32_t sccb_cfg;
395 uint32_t v_sccb_freq = dvp_clock_get_freq(APB1_CLOCK_REQ);
396 uint16_t v_period_clk_cnt = ((v_sccb_freq+(clk_rate/2)) / clk_rate / 2);
397
398 if(hdvp == NULL)
399 return 0;
400 if(v_period_clk_cnt > 255){
401 return 0;
402 }
403
404 sccb_cfg = sil_rew_mem((uint32_t *)(hdvp->base+TOFF_DVP_SCCB_CFG));
405 sccb_cfg &= ~(DVP_SCCB_SCL_LCNT_MASK | DVP_SCCB_SCL_HCNT_MASK);
406 sccb_cfg |= (v_period_clk_cnt << 8) | (v_period_clk_cnt << 16);
407 sil_wrw_mem((uint32_t *)(hdvp->base+TOFF_DVP_SCCB_CFG), sccb_cfg);
408 return dvp_clock_get_freq(DVP_CLOCK_REQ) / (v_period_clk_cnt * 2);
409}
410
411/*
412 * DVP-DCMIリセット設定
413 * parameter1 hdvp: DVPハンドラへのポインタ
414 * parameter2 reset: 1:reset, 0:relase
415 * return ERコード
416 */
417ER
418dvp_dcmi_reset(DVP_Handle_t *hdvp, bool_t reset)
419{
420 if(hdvp == NULL)
421 return E_PAR;
422 if(reset)
423 sil_orw_mem((uint32_t *)(hdvp->base+TOFF_DVP_CMOS_CFG), DVP_CMOS_RESET);
424 else
425 sil_andw_mem((uint32_t *)(hdvp->base+TOFF_DVP_CMOS_CFG), DVP_CMOS_RESET);
426 return E_OK;
427}
428
429/*
430 * DVP-DCMIパワーダウン設定
431 * parameter1 hdvp: DVPハンドラへのポインタ
432 * parameter2 down: 1:down, 0:up
433 * return ERコード
434 */
435ER
436dvp_dcmi_powerdown(DVP_Handle_t *hdvp, bool_t down)
437{
438 if(hdvp == NULL)
439 return E_PAR;
440 if(down)
441 sil_orw_mem((uint32_t *)(hdvp->base+TOFF_DVP_CMOS_CFG), DVP_CMOS_POWER_DOWN);
442 else
443 sil_andw_mem((uint32_t *)(hdvp->base+TOFF_DVP_CMOS_CFG), DVP_CMOS_POWER_DOWN);
444 return E_OK;
445}
446
447/*
448 * DVP割込みハンドラ
449 */
450void
451dvp_handler(void)
452{
453 DVP_Handle_t *hdvp = phdvp;
454 uint32_t istatus, estatus;
455
456 if(hdvp == NULL)
457 return;
458 istatus = sil_rew_mem((uint32_t *)(hdvp->base+TOFF_DVP_STS));
459 if(istatus == 0)
460 return;
461 estatus = istatus;
462 syslog_2(LOG_DEBUG, "sensor_irq istatus[%08x] hdvp->state(%d)", istatus, hdvp->state);
463 if((istatus & DVP_STS_FRAME_FINISH) != 0){ //frame end
464 estatus |= DVP_STS_FRAME_FINISH_WE;
465 hdvp->state = DVP_STATE_FINISH;
466 if(hdvp->semid != 0)
467 isig_sem(hdvp->semid);
468 }
469 if((istatus & DVP_STS_FRAME_START) != 0){ //frame start
470 estatus |= DVP_STS_FRAME_START_WE;
471 if(hdvp->state == DVP_STATE_ACTIVATE){ //only we finish the convert, do transmit again
472 /*
473 * コンバートスタート
474 */
475 sil_wrw_mem((uint32_t *)(hdvp->base+TOFF_DVP_STS), DVP_STS_DVP_EN | DVP_STS_DVP_EN_WE);
476 hdvp->state = DVP_STATE_STARTED;
477 }
478 }
479 sil_orw_mem((uint32_t *)(hdvp->base+TOFF_DVP_STS), estatus);
480}
481
482
Note: See TracBrowser for help on using the repository browser.