1 | /*
|
---|
2 | * TINET (TCP/IP Protocol Stack)
|
---|
3 | *
|
---|
4 | * Copyright (C) 2001-2009 by Dep. of Computer Science and Engineering
|
---|
5 | * Tomakomai National College of Technology, JAPAN
|
---|
6 | * Copyright (C) 2014-2017 by Cores Co., Ltd. Japan
|
---|
7 | *
|
---|
8 | * ä¸è¨èä½æ¨©è
|
---|
9 | ã¯ï¼ä»¥ä¸ã®(1)ï½(4)ã®æ¡ä»¶ãæºããå ´åã«éãï¼æ¬ã½ããã¦ã§
|
---|
10 | * ã¢ï¼æ¬ã½ããã¦ã§ã¢ãæ¹å¤ãããã®ãå«ãï¼ä»¥ä¸åãï¼ã使ç¨ã»è¤è£½ã»æ¹
|
---|
11 | * å¤ã»åé
|
---|
12 | å¸ï¼ä»¥ä¸ï¼å©ç¨ã¨å¼ã¶ï¼ãããã¨ãç¡åã§è¨±è«¾ããï¼
|
---|
13 | * (1) æ¬ã½ããã¦ã§ã¢ãã½ã¼ã¹ã³ã¼ãã®å½¢ã§å©ç¨ããå ´åã«ã¯ï¼ä¸è¨ã®èä½
|
---|
14 | * 権表示ï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨ã®ç¡ä¿è¨¼è¦å®ãï¼ãã®ã¾ã¾ã®å½¢ã§ã½ã¼
|
---|
15 | * ã¹ã³ã¼ãä¸ã«å«ã¾ãã¦ãããã¨ï¼
|
---|
16 | * (2) æ¬ã½ããã¦ã§ã¢ãï¼ã©ã¤ãã©ãªå½¢å¼ãªã©ï¼ä»ã®ã½ããã¦ã§ã¢éçºã«ä½¿
|
---|
17 | * ç¨ã§ããå½¢ã§åé
|
---|
18 | å¸ããå ´åã«ã¯ï¼åé
|
---|
19 | å¸ã«ä¼´ãããã¥ã¡ã³ãï¼å©ç¨
|
---|
20 | * è
|
---|
21 | ããã¥ã¢ã«ãªã©ï¼ã«ï¼ä¸è¨ã®èä½æ¨©è¡¨ç¤ºï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨
|
---|
22 | * ã®ç¡ä¿è¨¼è¦å®ãæ²è¼ãããã¨ï¼
|
---|
23 | * (3) æ¬ã½ããã¦ã§ã¢ãï¼æ©å¨ã«çµã¿è¾¼ããªã©ï¼ä»ã®ã½ããã¦ã§ã¢éçºã«ä½¿
|
---|
24 | * ç¨ã§ããªãå½¢ã§åé
|
---|
25 | å¸ããå ´åã«ã¯ï¼æ¬¡ã®ããããã®æ¡ä»¶ãæºããã
|
---|
26 | * ã¨ï¼
|
---|
27 | * (a) åé
|
---|
28 | å¸ã«ä¼´ãããã¥ã¡ã³ãï¼å©ç¨è
|
---|
29 | ããã¥ã¢ã«ãªã©ï¼ã«ï¼ä¸è¨ã®è
|
---|
30 | * ä½æ¨©è¡¨ç¤ºï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨ã®ç¡ä¿è¨¼è¦å®ãæ²è¼ãããã¨ï¼
|
---|
31 | * (b) åé
|
---|
32 | å¸ã®å½¢æ
|
---|
33 | ãï¼å¥ã«å®ããæ¹æ³ã«ãã£ã¦ï¼TOPPERSããã¸ã§ã¯ãã«
|
---|
34 | * å ±åãããã¨ï¼
|
---|
35 | * (4) æ¬ã½ããã¦ã§ã¢ã®å©ç¨ã«ããç´æ¥çã¾ãã¯éæ¥çã«çãããããªãæ
|
---|
36 | * 害ãããï¼ä¸è¨èä½æ¨©è
|
---|
37 | ããã³TOPPERSããã¸ã§ã¯ããå
|
---|
38 | 責ãããã¨ï¼
|
---|
39 | * ã¾ãï¼æ¬ã½ããã¦ã§ã¢ã®ã¦ã¼ã¶ã¾ãã¯ã¨ã³ãã¦ã¼ã¶ããã®ãããªãç
|
---|
40 | * ç±ã«åºã¥ãè«æ±ãããï¼ä¸è¨èä½æ¨©è
|
---|
41 | ããã³TOPPERSããã¸ã§ã¯ãã
|
---|
42 | * å
|
---|
43 | 責ãããã¨ï¼
|
---|
44 | *
|
---|
45 | * æ¬ã½ããã¦ã§ã¢ã¯ï¼ç¡ä¿è¨¼ã§æä¾ããã¦ãããã®ã§ããï¼ä¸è¨èä½æ¨©è
|
---|
46 | ã
|
---|
47 | * ãã³TOPPERSããã¸ã§ã¯ãã¯ï¼æ¬ã½ããã¦ã§ã¢ã«é¢ãã¦ï¼ç¹å®ã®ä½¿ç¨ç®ç
|
---|
48 | * ã«å¯¾ããé©åæ§ãå«ãã¦ï¼ãããªãä¿è¨¼ãè¡ããªãï¼ã¾ãï¼æ¬ã½ããã¦ã§
|
---|
49 | * ã¢ã®å©ç¨ã«ããç´æ¥çã¾ãã¯éæ¥çã«çãããããªãæ害ã«é¢ãã¦ãï¼ã
|
---|
50 | * ã®è²¬ä»»ãè² ããªãï¼
|
---|
51 | *
|
---|
52 | * @(#) $Id: ether_phy.c 388 2019-05-22 11:25:18Z coas-nagasima $
|
---|
53 | */
|
---|
54 |
|
---|
55 | #include "ether_phy.h"
|
---|
56 | #include <kernel.h>
|
---|
57 | #include <sil.h>
|
---|
58 |
|
---|
59 | #define PHY_CONTROL_REGISTER 0x00
|
---|
60 |
|
---|
61 | #define PHY_CONTROL_RESET 0x8000
|
---|
62 | #define PHY_CONTROL_LOOPBACK 0x4000
|
---|
63 | #define PHY_CONTROL_SPEED_SELECT 0x2000
|
---|
64 | #define PHY_CONTROL_A_N_ENABLE 0x1000
|
---|
65 | #define PHY_CONTROL_POWER_DOWN 0x0800
|
---|
66 | #define PHY_CONTROL_ISOLATE 0x0400
|
---|
67 | #define PHY_CONTROL_RESTART_A_N 0x0200
|
---|
68 | #define PHY_CONTROL_DUPLEX_MODE 0x0100
|
---|
69 | #define PHY_CONTROL_COLLISION_TEST 0x0080
|
---|
70 |
|
---|
71 | #define PHY_STATUS_REGISTER 0x01
|
---|
72 |
|
---|
73 | #define PHY_STATUS_100BASE_T4 0x8000
|
---|
74 | #define PHY_STATUS_100BASE_TX_FULL_DUPLEX 0x4000
|
---|
75 | #define PHY_STATUS_100BASE_TX_HALF_DUPLEX 0x2000
|
---|
76 | #define PHY_STATUS_10BASE_T_FULL_DUPLEX 0x1000
|
---|
77 | #define PHY_STATUS_10BASE_T_HALF_DUPLEX 0x0800
|
---|
78 | #define PHY_STATUS_A_N_COMPLETE 0x0020
|
---|
79 | #define PHY_STATUS_REMOTE_FAULT 0x0010
|
---|
80 | #define PHY_STATUS_A_N_ABILITY 0x0008
|
---|
81 | #define PHY_STATUS_LINK_STATUS 0x0004
|
---|
82 | #define PHY_STATUS_JABBER_DETECT 0x0002
|
---|
83 | #define PHY_STATUS_EXTENDED_CAPABILITY 0x0001
|
---|
84 |
|
---|
85 | #define PHY_AN_ADVERTISEMENT_REGISTER 0x04
|
---|
86 |
|
---|
87 | #define PHY_AN_AD_100BASE_T4 0x0200
|
---|
88 | #define PHY_AN_AD_100BASE_TX_FULL_DUPLEX 0x0100
|
---|
89 | #define PHY_AN_AD_100BASE_TX_HALF_DUPLEX 0x0080
|
---|
90 | #define PHY_AN_AD_10BASE_T_FULL_DUPLEX 0x0040
|
---|
91 | #define PHY_AN_AD_10BASE_T_HALF_DUPLEX 0x0020
|
---|
92 | #define PHY_AN_AD_SELECTOR_FIELD 0x0001
|
---|
93 |
|
---|
94 | #define PHY_AN_STATUS_REGISTER 0x05
|
---|
95 |
|
---|
96 | #define PHY_AN_STATUS_100BASE_T4 0x0200
|
---|
97 | #define PHY_AN_STATUS_100BASE_TX_FULL_DUPLEX 0x0100
|
---|
98 | #define PHY_AN_STATUS_100BASE_TX_HALF_DUPLEX 0x0080
|
---|
99 | #define PHY_AN_STATUS_10BASE_T_FULL_DUPLEX 0x0040
|
---|
100 | #define PHY_AN_STATUS_10BASE_T_HALF_DUPLEX 0x0020
|
---|
101 |
|
---|
102 | static void phy_write_bit(bool_t bit);
|
---|
103 | static void phy_release_bus();
|
---|
104 | static bool_t phy_read_bit();
|
---|
105 | static void phy_single_rel_bus();
|
---|
106 |
|
---|
107 | PHY_STATE_T phy_reset(PHY_STATE_T state, uint8_t phy_addr)
|
---|
108 | {
|
---|
109 | switch(state){
|
---|
110 | case PHY_STATE_UNINIT:
|
---|
111 | /* PHYã®ãªã»ãã */
|
---|
112 | phy_write_reg(phy_addr, PHY_CONTROL_REGISTER, PHY_CONTROL_RESET);
|
---|
113 |
|
---|
114 | /* 500mså¾
|
---|
115 | 㤠*/
|
---|
116 | dly_tsk(500 * 1000);
|
---|
117 | /* continue; */
|
---|
118 | case PHY_STATE_RESETING:
|
---|
119 | /* ãªã»ããå®äºã®ç¢ºèª */
|
---|
120 | if((phy_read_reg(phy_addr, PHY_CONTROL_REGISTER) & PHY_CONTROL_RESET) != 0)
|
---|
121 | return PHY_STATE_RESETING;
|
---|
122 |
|
---|
123 | return PHY_STATE_RESET;
|
---|
124 | default:
|
---|
125 | return state;
|
---|
126 | }
|
---|
127 | }
|
---|
128 |
|
---|
129 | PHY_STATE_T phy_initialize(PHY_STATE_T state, uint8_t phy_addr, PHY_MODE_T *mode)
|
---|
130 | {
|
---|
131 | #if defined(_MSC_VER) || defined(__c2__)
|
---|
132 | static int reset = 0;
|
---|
133 | #endif
|
---|
134 | uint16_t status;
|
---|
135 | *mode = (PHY_MODE_T)0;
|
---|
136 |
|
---|
137 | switch(state){
|
---|
138 | case PHY_STATE_RESET:
|
---|
139 | /* ãªã¼ããã´ã·ã¨ã¼ã·ã§ã³ã®ãç¥ãããæå¹ã«è¨å® */
|
---|
140 | phy_write_reg(phy_addr, PHY_AN_ADVERTISEMENT_REGISTER,
|
---|
141 | PHY_AN_AD_100BASE_T4 | PHY_AN_AD_100BASE_TX_FULL_DUPLEX | PHY_AN_AD_100BASE_TX_HALF_DUPLEX
|
---|
142 | | PHY_AN_AD_10BASE_T_FULL_DUPLEX | PHY_AN_AD_10BASE_T_HALF_DUPLEX | PHY_AN_AD_SELECTOR_FIELD);
|
---|
143 |
|
---|
144 | /* ãªã¼ããã´ã·ã¨ã¼ã·ã§ã³ãæå¹ã«è¨å® */
|
---|
145 | phy_write_reg(phy_addr, PHY_CONTROL_REGISTER, PHY_CONTROL_SPEED_SELECT | PHY_CONTROL_A_N_ENABLE);
|
---|
146 | /* continue; */
|
---|
147 | case PHY_STATE_LINKE_WAIT:
|
---|
148 | #if defined(_MSC_VER) || defined(__c2__)
|
---|
149 | reset++;
|
---|
150 | if(reset < 2){
|
---|
151 | #endif
|
---|
152 | /* ãªã³ã¯å®äºã®ç¢ºèª */
|
---|
153 | if(!phy_is_link(phy_addr))
|
---|
154 | return PHY_STATE_LINKE_WAIT;
|
---|
155 | #if defined(_MSC_VER) || defined(__c2__)
|
---|
156 | }
|
---|
157 | reset = 0;
|
---|
158 | #endif
|
---|
159 | /* continue; */
|
---|
160 | case PHY_STATE_LINKED:
|
---|
161 | #if defined(_MSC_VER) || defined(__c2__)
|
---|
162 | reset++;
|
---|
163 | if(reset < 2){
|
---|
164 | #endif
|
---|
165 | /* ãªã¼ããã´ã·ã¨ã¼ã·ã§ã³å®äºã®ç¢ºèª */
|
---|
166 | if((phy_read_reg(phy_addr, PHY_STATUS_REGISTER) & PHY_STATUS_A_N_COMPLETE) == 0)
|
---|
167 | return PHY_STATE_LINKED;
|
---|
168 | #if defined(_MSC_VER) || defined(__c2__)
|
---|
169 | }
|
---|
170 | #endif
|
---|
171 | status = phy_read_reg(phy_addr, PHY_AN_STATUS_REGISTER);
|
---|
172 |
|
---|
173 | if ((status & (PHY_AN_STATUS_100BASE_T4 | PHY_AN_STATUS_10BASE_T_FULL_DUPLEX | PHY_AN_STATUS_100BASE_TX_FULL_DUPLEX)) != 0)
|
---|
174 | *mode = (PHY_MODE_T)(((int)*mode) | 0x01);
|
---|
175 |
|
---|
176 | if ((status & (PHY_AN_STATUS_100BASE_T4 | PHY_AN_STATUS_100BASE_TX_FULL_DUPLEX | PHY_AN_STATUS_100BASE_TX_HALF_DUPLEX)) != 0)
|
---|
177 | *mode = (PHY_MODE_T)(((int)*mode) | 0x02);
|
---|
178 |
|
---|
179 | return PHY_STATE_NEGOTIATED;
|
---|
180 | }
|
---|
181 |
|
---|
182 | return state;
|
---|
183 | }
|
---|
184 |
|
---|
185 | bool_t phy_is_link(uint8_t phy_addr)
|
---|
186 | {
|
---|
187 | #if !defined(_MSC_VER) && !defined(__c2__)
|
---|
188 | /* ãªã³ã¯ã®ç¢ºèª */
|
---|
189 | return (phy_read_reg(phy_addr, PHY_STATUS_REGISTER) & PHY_STATUS_LINK_STATUS) != 0;
|
---|
190 | #else
|
---|
191 | return true;
|
---|
192 | #endif
|
---|
193 | }
|
---|
194 |
|
---|
195 | uint16_t phy_read_reg(uint8_t phy_addr, uint8_t reg_addr)
|
---|
196 | {
|
---|
197 | uint16_t result = 0, bit;
|
---|
198 | int i;
|
---|
199 |
|
---|
200 | /* PRE ï¼32åã®é£ç¶ãã1b */
|
---|
201 | for (i = 0; i < 32; i++)
|
---|
202 | phy_write_bit(true);
|
---|
203 |
|
---|
204 | /* ST ï¼ãã¬ã¼ã ã®å
|
---|
205 | é ã示ã01bã®ã©ã¤ã */
|
---|
206 | phy_write_bit(false);
|
---|
207 | phy_write_bit(true);
|
---|
208 |
|
---|
209 | /* OP ï¼ã¢ã¯ã»ã¹ç¨®å¥ã示ãã³ã¼ãã®ã©ã¤ã */
|
---|
210 | phy_write_bit(true);
|
---|
211 | phy_write_bit(false);
|
---|
212 |
|
---|
213 | /* PHYAD ï¼PHY-LSIã®ã¢ãã¬ã¹ã1çªã®å ´åã00001bãã©ã¤ãï¼MSB ããé 次ã©ã¤ãï¼ã */
|
---|
214 | phy_write_bit((phy_addr & 0x10) != 0);
|
---|
215 | phy_write_bit((phy_addr & 0x08) != 0);
|
---|
216 | phy_write_bit((phy_addr & 0x04) != 0);
|
---|
217 | phy_write_bit((phy_addr & 0x02) != 0);
|
---|
218 | phy_write_bit((phy_addr & 0x01) != 0);
|
---|
219 |
|
---|
220 | /* REGAD ï¼ã¬ã¸ã¹ã¿ã¢ãã¬ã¹ã1çªã®å ´åã00001bãã©ã¤ãï¼MSBããé 次ã©ã¤ãï¼ã */
|
---|
221 | phy_write_bit((reg_addr & 0x10) != 0);
|
---|
222 | phy_write_bit((reg_addr & 0x08) != 0);
|
---|
223 | phy_write_bit((reg_addr & 0x04) != 0);
|
---|
224 | phy_write_bit((reg_addr & 0x02) != 0);
|
---|
225 | phy_write_bit((reg_addr & 0x01) != 0);
|
---|
226 |
|
---|
227 | /* TA ï¼MII/RMIIã¤ã³ã¿ãã§ã¼ã¹ä¸ã§ãã¼ã¿ã®éä¿¡å
|
---|
228 | ãåãæ¿ããæé */
|
---|
229 | /* ããã¹è§£æ¾ãï¼Z0ã¨è¡¨è¨ï¼ãè¡ã */
|
---|
230 | phy_release_bus();
|
---|
231 |
|
---|
232 | /* DATA ï¼16ãããã®ãã¼ã¿ãMSBããé 次ãªã¼ã */
|
---|
233 | for (bit = 0x8000; bit != 0; bit >>= 1) {
|
---|
234 | if(phy_read_bit())
|
---|
235 | result |= bit;
|
---|
236 | }
|
---|
237 |
|
---|
238 | /* IDLE ï¼æ¬¡ã®MII管çãã©ã¼ãããå
|
---|
239 | ¥åã¾ã§ã®å¾
|
---|
240 | æ©æé */
|
---|
241 | /* ãã§ã«TAæã«ãã¹è§£æ¾æ¸ã¿ã§ããå¶å¾¡ä¸è¦ */
|
---|
242 | phy_release_bus();
|
---|
243 |
|
---|
244 | return result;
|
---|
245 | }
|
---|
246 |
|
---|
247 | void phy_write_reg(uint8_t phy_addr, uint8_t reg_addr, uint16_t reg_data)
|
---|
248 | {
|
---|
249 | int i;
|
---|
250 | uint16_t bit;
|
---|
251 |
|
---|
252 | /* PRE ï¼32åã®é£ç¶ãã1b */
|
---|
253 | for (i = 0; i < 32; i++)
|
---|
254 | phy_write_bit(true);
|
---|
255 |
|
---|
256 | /* ST ï¼ãã¬ã¼ã ã®å
|
---|
257 | é ã示ã01bã®ã©ã¤ã */
|
---|
258 | phy_write_bit(false);
|
---|
259 | phy_write_bit(true);
|
---|
260 |
|
---|
261 | /* OP ï¼ã¢ã¯ã»ã¹ç¨®å¥ã示ãã³ã¼ãã®ã©ã¤ã */
|
---|
262 | phy_write_bit(false);
|
---|
263 | phy_write_bit(true);
|
---|
264 |
|
---|
265 | /* PHYAD ï¼PHY-LSIã®ã¢ãã¬ã¹ã1çªã®å ´åã00001bãã©ã¤ãï¼MSB ããé 次ã©ã¤ãï¼ã */
|
---|
266 | phy_write_bit((phy_addr & 0x10) != 0);
|
---|
267 | phy_write_bit((phy_addr & 0x08) != 0);
|
---|
268 | phy_write_bit((phy_addr & 0x04) != 0);
|
---|
269 | phy_write_bit((phy_addr & 0x02) != 0);
|
---|
270 | phy_write_bit((phy_addr & 0x01) != 0);
|
---|
271 |
|
---|
272 | /* REGAD ï¼ã¬ã¸ã¹ã¿ã¢ãã¬ã¹ã1çªã®å ´åã00001bãã©ã¤ãï¼MSBããé 次ã©ã¤ãï¼ã */
|
---|
273 | phy_write_bit((reg_addr & 0x10) != 0);
|
---|
274 | phy_write_bit((reg_addr & 0x08) != 0);
|
---|
275 | phy_write_bit((reg_addr & 0x04) != 0);
|
---|
276 | phy_write_bit((reg_addr & 0x02) != 0);
|
---|
277 | phy_write_bit((reg_addr & 0x01) != 0);
|
---|
278 |
|
---|
279 | /* TA ï¼MII/RMIIã¤ã³ã¿ãã§ã¼ã¹ä¸ã§ãã¼ã¿ã®éä¿¡å
|
---|
280 | ãåãæ¿ããæé */
|
---|
281 | /* 10bãã©ã¤ã */
|
---|
282 | phy_write_bit(true);
|
---|
283 | phy_write_bit(false);
|
---|
284 |
|
---|
285 | /* DATA ï¼16ãããã®ãã¼ã¿ãMSBããé 次ã©ã¤ã */
|
---|
286 | for (bit = 0x8000; bit != 0; bit >>= 1) {
|
---|
287 | phy_write_bit((reg_data & bit) != 0);
|
---|
288 | }
|
---|
289 |
|
---|
290 | /* IDLE ï¼æ¬¡ã®MII管çãã©ã¼ãããå
|
---|
291 | ¥åã¾ã§ã®å¾
|
---|
292 | æ©æé */
|
---|
293 | /* ãåç¬ãã¹è§£æ¾ãï¼Xã¨è¡¨è¨ï¼ãè¡ã */
|
---|
294 | phy_single_rel_bus();
|
---|
295 | }
|
---|
296 |
|
---|
297 | #define ETHERC_PIR_WAIT 4
|
---|
298 |
|
---|
299 | /*
|
---|
300 | * 1 ããããã¼ã¿ã®ã©ã¤ã
|
---|
301 | */
|
---|
302 | static void phy_write_bit(bool_t bit)
|
---|
303 | {
|
---|
304 | int i;
|
---|
305 | uint32_t data = bit ? ETHERC_PIR_MDO : 0;
|
---|
306 |
|
---|
307 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
308 | sil_wrw_mem(ETHERC_PIR, data | ETHERC_PIR_MMD | 0/*ETHERC_PIR_MDC*/);
|
---|
309 |
|
---|
310 | for(i = ETHERC_PIR_WAIT; i > 0; i--);
|
---|
311 |
|
---|
312 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
313 | sil_wrw_mem(ETHERC_PIR, data | ETHERC_PIR_MMD | ETHERC_PIR_MDC);
|
---|
314 |
|
---|
315 | for(i = 2 * ETHERC_PIR_WAIT; i > 0; i--);
|
---|
316 |
|
---|
317 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
318 | sil_wrw_mem(ETHERC_PIR, data | ETHERC_PIR_MMD | 0/*ETHERC_PIR_MDC*/);
|
---|
319 |
|
---|
320 | for(i = ETHERC_PIR_WAIT; i > 0; i--);
|
---|
321 | }
|
---|
322 |
|
---|
323 | /*
|
---|
324 | * ãã¹è§£æ¾
|
---|
325 | */
|
---|
326 | static void phy_release_bus()
|
---|
327 | {
|
---|
328 | int i;
|
---|
329 |
|
---|
330 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
331 | sil_wrw_mem(ETHERC_PIR, 0/*ETHERC_PIR_MMD*/ | 0/*ETHERC_PIR_MDC*/);
|
---|
332 |
|
---|
333 | for(i = ETHERC_PIR_WAIT; i > 0; i--);
|
---|
334 |
|
---|
335 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
336 | sil_wrw_mem(ETHERC_PIR, 0/*ETHERC_PIR_MMD*/ | ETHERC_PIR_MDC);
|
---|
337 |
|
---|
338 | for(i = 2 * ETHERC_PIR_WAIT; i > 0; i--);
|
---|
339 |
|
---|
340 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
341 | sil_wrw_mem(ETHERC_PIR, 0/*ETHERC_PIR_MMD*/ | 0/*ETHERC_PIR_MDC*/);
|
---|
342 |
|
---|
343 | for(i = ETHERC_PIR_WAIT; i > 0; i--);
|
---|
344 | }
|
---|
345 |
|
---|
346 | /*
|
---|
347 | * 1 ããããã¼ã¿ã®ãªã¼ã
|
---|
348 | */
|
---|
349 | static bool_t phy_read_bit()
|
---|
350 | {
|
---|
351 | bool_t bit;
|
---|
352 | int i;
|
---|
353 |
|
---|
354 | for(i = ETHERC_PIR_WAIT; i > 0; i--);
|
---|
355 |
|
---|
356 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
357 | sil_wrw_mem(ETHERC_PIR, 0/*ETHERC_PIR_MMD*/ | ETHERC_PIR_MDC);
|
---|
358 |
|
---|
359 | for(i = ETHERC_PIR_WAIT; i > 0; i--);
|
---|
360 |
|
---|
361 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
362 | bit = (sil_rew_mem(ETHERC_PIR) & ETHERC_PIR_MDI) != 0;
|
---|
363 |
|
---|
364 | for(i = ETHERC_PIR_WAIT; i > 0; i--);
|
---|
365 |
|
---|
366 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
367 | sil_wrw_mem(ETHERC_PIR, 0/*ETHERC_PIR_MMD*/ | 0/*ETHERC_PIR_MDC*/);
|
---|
368 |
|
---|
369 | for(i = ETHERC_PIR_WAIT; i > 0; i--);
|
---|
370 |
|
---|
371 | return bit;
|
---|
372 | }
|
---|
373 |
|
---|
374 | /*
|
---|
375 | * åç¬ãã¹è§£æ¾
|
---|
376 | */
|
---|
377 | static void phy_single_rel_bus()
|
---|
378 | {
|
---|
379 | int i;
|
---|
380 |
|
---|
381 | for(i = ETHERC_PIR_WAIT; i > 0; i--);
|
---|
382 |
|
---|
383 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
384 | sil_wrw_mem(ETHERC_PIR, ETHERC_PIR_MMD | ETHERC_PIR_MDC);
|
---|
385 |
|
---|
386 | for(i = 2 * ETHERC_PIR_WAIT; i > 0; i--);
|
---|
387 |
|
---|
388 | /* PHYé¨ã¤ã³ã¿ãã§ã¼ã¹ã¬ã¸ã¹ã¿ã¸ã®ã©ã¤ã */
|
---|
389 | sil_wrw_mem(ETHERC_PIR, 0/*ETHERC_PIR_MMD*/ | 0/*ETHERC_PIR_MDC*/);
|
---|
390 |
|
---|
391 | for(i = ETHERC_PIR_WAIT; i > 0; i--);
|
---|
392 | }
|
---|