| 1 | /*
|
|---|
| 2 | * TOPPERS/ASP Kernel
|
|---|
| 3 | * Toyohashi Open Platform for Embedded Real-Time Systems/
|
|---|
| 4 | * Advanced Standard Profile Kernel
|
|---|
| 5 | *
|
|---|
| 6 | * Copyright (C) 2000-2003 by Embedded and Real-Time Systems Laboratory
|
|---|
| 7 | * Toyohashi Univ. of Technology, JAPAN
|
|---|
| 8 | * Copyright (C) 2005-2007 by Embedded and Real-Time Systems Laboratory
|
|---|
| 9 | * Graduate School of Information Science, Nagoya Univ., JAPAN
|
|---|
| 10 | *
|
|---|
| 11 | * ãLì ÒÍCȺÌ(1)`(4)Ìðð½·êÉÀèC{\tgEF
|
|---|
| 12 | * Ai{\tgEFAðüϵ½àÌðÜÞDȺ¯¶jðgpE¡»Eü
|
|---|
| 13 | * ÏEÄzziȺCpÆÄÔj·é±Æð³Åø·éD
|
|---|
| 14 | * (1) {\tgEFAð\[XR[hÌ`Åp·éêÉÍCãLÌì
|
|---|
| 15 | * \¦C±Ìpð¨æѺL̳ÛØKèªC»ÌÜÜÌ`Å\[
|
|---|
| 16 | * XR[hÉÜÜêÄ¢é±ÆD
|
|---|
| 17 | * (2) {\tgEFAðCCu`®ÈÇC¼Ì\tgEFAJÉg
|
|---|
| 18 | * pÅ«é`ÅÄzz·éêÉÍCÄzzɺ¤hL
|
|---|
| 19 | gip
|
|---|
| 20 | * Ò}j
|
|---|
| 21 | AÈÇjÉCãLÌì \¦C±Ìpð¨æѺL
|
|---|
| 22 | * ̳ÛØKèðfÚ·é±ÆD
|
|---|
| 23 | * (3) {\tgEFAðC@íÉgÝÞÈÇC¼Ì\tgEFAJÉg
|
|---|
| 24 | * pÅ«È¢`ÅÄzz·éêÉÍCÌ¢¸ê©Ìðð½·±
|
|---|
| 25 | * ÆD
|
|---|
| 26 | * (a) Äzzɺ¤hL
|
|---|
| 27 | gipÒ}j
|
|---|
| 28 | AÈÇjÉCãLÌ
|
|---|
| 29 | * ì \¦C±Ìpð¨æѺL̳ÛØKèðfÚ·é±ÆD
|
|---|
| 30 | * (b) ÄzzÌ`ÔðCÊÉèßéû@ÉæÁÄCTOPPERSvWFNgÉ
|
|---|
| 31 | * ñ·é±ÆD
|
|---|
| 32 | * (4) {\tgEFAÌpÉæè¼ÚIܽÍÔÚIɶ¶é¢©Èé¹
|
|---|
| 33 | * Q©çàCãLì Ò¨æÑTOPPERSvWFNgðÆÓ·é±ÆD
|
|---|
| 34 | * ܽC{\tgEFAÌ[UܽÍGh[U©çÌ¢©Èé
|
|---|
| 35 | * RÉîÿ©çàCãLì Ò¨æÑTOPPERSvWFNgð
|
|---|
| 36 | * ÆÓ·é±ÆD
|
|---|
| 37 | *
|
|---|
| 38 | * {\tgEFAÍC³ÛØÅñ³êÄ¢éàÌÅ éDãLì Ò¨
|
|---|
| 39 | * æÑTOPPERSvWFNgÍC{\tgEFAÉÖµÄCÁèÌgpÚI
|
|---|
| 40 | * ÉηéK«àÜßÄC¢©ÈéÛØàsíÈ¢DܽC{\tgEF
|
|---|
| 41 | * AÌpÉæè¼ÚIܽÍÔÚIɶ¶½¢©Èé¹QÉÖµÄàC»
|
|---|
| 42 | * ÌÓCðíÈ¢D
|
|---|
| 43 | *
|
|---|
| 44 | */
|
|---|
| 45 |
|
|---|
| 46 | /*
|
|---|
| 47 | * ^[Qbg˶W
|
|---|
| 48 | [iSTM32 DISCOVERYpj
|
|---|
| 49 | */
|
|---|
| 50 | #include "kernel_impl.h"
|
|---|
| 51 | #include <sil.h>
|
|---|
| 52 | #include "stm32_discovery.h"
|
|---|
| 53 | #include "target_serial.h"
|
|---|
| 54 | #include "target_syssvc.h"
|
|---|
| 55 |
|
|---|
| 56 | STK_T _target_istk[DEFAULT_ISTKSZ];
|
|---|
| 57 |
|
|---|
| 58 | /*
|
|---|
| 59 | * GPIOWX^ìÖ
|
|---|
| 60 | */
|
|---|
| 61 | #pragma inline
|
|---|
| 62 | void set_cr_mode(uint32_t reg, uint_t p, int_t v)
|
|---|
| 63 | {
|
|---|
| 64 | if (p < 8) {
|
|---|
| 65 | sil_andw((void*)GPIO_CRL(reg), ~CR_MODE_MASK(p));
|
|---|
| 66 | sil_orw((void*)GPIO_CRL(reg), CR_MODE(p, v));
|
|---|
| 67 | } else if (8 <= p && p < 16) {
|
|---|
| 68 | sil_andw((void*)GPIO_CRH(reg), ~CR_MODE_MASK(p - 8));
|
|---|
| 69 | sil_orw((void*)GPIO_CRH(reg), CR_MODE(p - 8, v));
|
|---|
| 70 | }
|
|---|
| 71 | }
|
|---|
| 72 |
|
|---|
| 73 | #pragma inline
|
|---|
| 74 | void set_cr_cnf(uint32_t reg, uint_t p, int_t v)
|
|---|
| 75 | {
|
|---|
| 76 | if (p < 8) {
|
|---|
| 77 | sil_andw((void*)GPIO_CRL(reg), ~CR_CNF_MASK(p));
|
|---|
| 78 | sil_orw((void*)GPIO_CRL(reg), CR_CNF(p, v));
|
|---|
| 79 | } else if (8 <= p && p < 16) {
|
|---|
| 80 | sil_andw((void*)GPIO_CRH(reg), ~CR_CNF_MASK(p - 8));
|
|---|
| 81 | sil_orw((void*)GPIO_CRH(reg), CR_CNF(p - 8, v));
|
|---|
| 82 | }
|
|---|
| 83 | }
|
|---|
| 84 |
|
|---|
| 85 | #pragma inline
|
|---|
| 86 | void set_port_pull(uint32_t reg, uint_t p, bool_t up)
|
|---|
| 87 | {
|
|---|
| 88 | if (up) {
|
|---|
| 89 | sil_wrw_mem((void*)GPIO_BSRR(reg), 0x01 << p);
|
|---|
| 90 | } else {
|
|---|
| 91 | sil_wrw_mem((void*)GPIO_BRR(reg), 0x01 << p);
|
|---|
| 92 | }
|
|---|
| 93 | }
|
|---|
| 94 |
|
|---|
| 95 | /*
|
|---|
| 96 | * ^[Qbg˶@ú»
|
|---|
| 97 | */
|
|---|
| 98 | void target_initialize(void)
|
|---|
| 99 | {
|
|---|
| 100 | /*
|
|---|
| 101 | * vZbTNbN(RCC)Ìú»
|
|---|
| 102 | */
|
|---|
| 103 | /* HSEÌLø» */
|
|---|
| 104 | sil_orw((void*)RCC_CR, CR_HSE_ON);
|
|---|
| 105 |
|
|---|
| 106 | /* HSELøÒ¿ */
|
|---|
| 107 | while ((sil_rew_mem((void*)RCC_CR) & CR_HSE_RDY) == 0) ;
|
|---|
| 108 |
|
|---|
| 109 | /* FLASH ROMÍ2waitÒ¿ */
|
|---|
| 110 | sil_andw((void*)FLASH_ACR, ~ACR_LATENCY_MASK);
|
|---|
| 111 | sil_orw((void*)FLASH_ACR, ACR_LATENCY_TWO);
|
|---|
| 112 |
|
|---|
| 113 | /* HCLK = SYSCLK, PCLK2 = HCLK, PCLK1 = HCLK/2 */
|
|---|
| 114 | sil_orw((void*)RCC_CFGR, 0x00 | (0x01 << 17) | (0x00 << 11) | (0x04 << 8));
|
|---|
| 115 |
|
|---|
| 116 | /* PLLCLK = 4MHz x 6 = 24, HSE as PLL clock */
|
|---|
| 117 | sil_orw((void*)RCC_CFGR, 0x04 << 18);
|
|---|
| 118 | sil_orw((void*)RCC_CFGR, CFGR_PLL_SRC);
|
|---|
| 119 |
|
|---|
| 120 | /* PLLÌLø» */
|
|---|
| 121 | sil_orw((void*)RCC_CR, CR_PLL_ON);
|
|---|
| 122 |
|
|---|
| 123 | /* PLLLøÒ¿ */
|
|---|
| 124 | while ((sil_rew_mem((void*)RCC_CR) & CR_PLL_RDY) == 0) ;
|
|---|
| 125 |
|
|---|
| 126 | /* PLLðVXeNbNÉIð */
|
|---|
| 127 | sil_orw((void*)RCC_CFGR, CFGR_SW_PLL);
|
|---|
| 128 |
|
|---|
| 129 | /* PLLÌVXeNbNIðÒ¿ */
|
|---|
| 130 | while ((sil_rew_mem((void*)RCC_CFGR) & CFGR_SWS_MASK) != (CFGR_SW_PLL << 2)) ;
|
|---|
| 131 |
|
|---|
| 132 |
|
|---|
| 133 | /*
|
|---|
| 134 | * vZbT˶Ìú»
|
|---|
| 135 | */
|
|---|
| 136 | core_initialize();
|
|---|
| 137 |
|
|---|
| 138 | /*
|
|---|
| 139 | * ytFÌLø»
|
|---|
| 140 | */
|
|---|
| 141 | sil_orw((void*)RCC_APB2ENR, APB2ENR_USART1_EN | APB2ENR_IOPA_EN |
|
|---|
| 142 | APB2ENR_IOPC_EN | APB2ENR_AFIO_EN);
|
|---|
| 143 | /*
|
|---|
| 144 | * I/O|[gÌú»
|
|---|
| 145 | */
|
|---|
| 146 | /* USART1(RX) vAbv */
|
|---|
| 147 | set_cr_mode(GPIOA_BASE, 10, MODE_INPUT);
|
|---|
| 148 | set_cr_cnf(GPIOA_BASE, 10, CNF_IN_FLOATING);
|
|---|
| 149 |
|
|---|
| 150 | /* USART1(TX) */
|
|---|
| 151 | set_cr_mode(GPIOA_BASE, 9, MODE_OUTPUT_50MHZ);
|
|---|
| 152 | set_cr_cnf(GPIOA_BASE, 9, CNF_OUT_AF_PP);
|
|---|
| 153 |
|
|---|
| 154 | /* LED|[g */
|
|---|
| 155 | set_cr_mode(GPIOC_BASE, 9, MODE_OUTPUT_50MHZ);
|
|---|
| 156 | set_cr_cnf(GPIOC_BASE, 9, CNF_OUT_GP_PP);
|
|---|
| 157 |
|
|---|
| 158 | /*
|
|---|
| 159 | * o[i[oÍpÌVAú»
|
|---|
| 160 | */
|
|---|
| 161 | target_usart_init(SIO_PORTID);
|
|---|
| 162 | }
|
|---|
| 163 |
|
|---|
| 164 | /*
|
|---|
| 165 | * ^[Qbg˶@I¹
|
|---|
| 166 | */
|
|---|
| 167 | void target_exit(void)
|
|---|
| 168 | {
|
|---|
| 169 | /* vZbT˶ÌI¹ */
|
|---|
| 170 | core_terminate();
|
|---|
| 171 | }
|
|---|
| 172 |
|
|---|
| 173 | /*
|
|---|
| 174 | * VXeOÌáxoÍ̽ß̶oÍ
|
|---|
| 175 | */
|
|---|
| 176 | void target_fput_log(char_t c)
|
|---|
| 177 | {
|
|---|
| 178 | if (c == '\n') {
|
|---|
| 179 | sio_pol_snd_chr('\r', SIO_PORTID);
|
|---|
| 180 | }
|
|---|
| 181 | sio_pol_snd_chr(c, SIO_PORTID);
|
|---|
| 182 | }
|
|---|
![(please configure the [header_logo] section in trac.ini)](/trac_user/contrib/chrome/site/your_project_logo.png){kind=logo}
