1 | /*
|
---|
2 | * TOPPERS/ASP Kernel
|
---|
3 | * Toyohashi Open Platform for Embedded Real-Time Systems/
|
---|
4 | * Advanced Standard Profile Kernel
|
---|
5 | *
|
---|
6 | * Copyright (C) 2007-2015 by Embedded and Real-Time Systems Laboratory
|
---|
7 | * Graduate School of Information Science, Nagoya Univ., JAPAN
|
---|
8 | *
|
---|
9 | * ä¸è¨èä½æ¨©è
|
---|
10 | ã¯ï¼ä»¥ä¸ã®(1)ã(4)ã®æ¡ä»¶ãæºããå ´åã«éãï¼æ¬ã½ããã¦ã§
|
---|
11 | * ã¢ï¼æ¬ã½ããã¦ã§ã¢ãæ¹å¤ãããã®ãå«ãï¼ä»¥ä¸åãï¼ã使ç¨ã»è¤è£½ã»æ¹
|
---|
12 | * å¤ã»åé
|
---|
13 | å¸ï¼ä»¥ä¸ï¼å©ç¨ã¨å¼ã¶ï¼ãããã¨ãç¡åã§è¨±è«¾ããï¼
|
---|
14 | * (1) æ¬ã½ããã¦ã§ã¢ãã½ã¼ã¹ã³ã¼ãã®å½¢ã§å©ç¨ããå ´åã«ã¯ï¼ä¸è¨ã®èä½
|
---|
15 | * 権表示ï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨ã®ç¡ä¿è¨¼è¦å®ãï¼ãã®ã¾ã¾ã®å½¢ã§ã½ã¼
|
---|
16 | * ã¹ã³ã¼ãä¸ã«å«ã¾ãã¦ãããã¨ï¼
|
---|
17 | * (2) æ¬ã½ããã¦ã§ã¢ãï¼ã©ã¤ãã©ãªå½¢å¼ãªã©ï¼ä»ã®ã½ããã¦ã§ã¢éçºã«ä½¿
|
---|
18 | * ç¨ã§ããå½¢ã§åé
|
---|
19 | å¸ããå ´åã«ã¯ï¼åé
|
---|
20 | å¸ã«ä¼´ãããã¥ã¡ã³ãï¼å©ç¨
|
---|
21 | * è
|
---|
22 | ããã¥ã¢ã«ãªã©ï¼ã«ï¼ä¸è¨ã®èä½æ¨©è¡¨ç¤ºï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨
|
---|
23 | * ã®ç¡ä¿è¨¼è¦å®ãæ²è¼ãããã¨ï¼
|
---|
24 | * (3) æ¬ã½ããã¦ã§ã¢ãï¼æ©å¨ã«çµã¿è¾¼ããªã©ï¼ä»ã®ã½ããã¦ã§ã¢éçºã«ä½¿
|
---|
25 | * ç¨ã§ããªãå½¢ã§åé
|
---|
26 | å¸ããå ´åã«ã¯ï¼æ¬¡ã®ããããã®æ¡ä»¶ãæºããã
|
---|
27 | * ã¨ï¼
|
---|
28 | * (a) åé
|
---|
29 | å¸ã«ä¼´ãããã¥ã¡ã³ãï¼å©ç¨è
|
---|
30 | ããã¥ã¢ã«ãªã©ï¼ã«ï¼ä¸è¨ã®è
|
---|
31 | * ä½æ¨©è¡¨ç¤ºï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨ã®ç¡ä¿è¨¼è¦å®ãæ²è¼ãããã¨ï¼
|
---|
32 | * (b) åé
|
---|
33 | å¸ã®å½¢æ
|
---|
34 | ãï¼å¥ã«å®ããæ¹æ³ã«ãã£ã¦ï¼TOPPERSããã¸ã§ã¯ãã«
|
---|
35 | * å ±åãããã¨ï¼
|
---|
36 | * (4) æ¬ã½ããã¦ã§ã¢ã®å©ç¨ã«ããç´æ¥çã¾ãã¯éæ¥çã«çãããããªãæ
|
---|
37 | * 害ãããï¼ä¸è¨èä½æ¨©è
|
---|
38 | ããã³TOPPERSããã¸ã§ã¯ããå
|
---|
39 | 責ãããã¨ï¼
|
---|
40 | * ã¾ãï¼æ¬ã½ããã¦ã§ã¢ã®ã¦ã¼ã¶ã¾ãã¯ã¨ã³ãã¦ã¼ã¶ããã®ãããªãç
|
---|
41 | * ç±ã«åºã¥ãè«æ±ãããï¼ä¸è¨èä½æ¨©è
|
---|
42 | ããã³TOPPERSããã¸ã§ã¯ãã
|
---|
43 | * å
|
---|
44 | 責ãããã¨ï¼
|
---|
45 | *
|
---|
46 | * æ¬ã½ããã¦ã§ã¢ã¯ï¼ç¡ä¿è¨¼ã§æä¾ããã¦ãããã®ã§ããï¼ä¸è¨èä½æ¨©è
|
---|
47 | ã
|
---|
48 | * ãã³TOPPERSããã¸ã§ã¯ãã¯ï¼æ¬ã½ããã¦ã§ã¢ã«é¢ãã¦ï¼ç¹å®ã®ä½¿ç¨ç®ç
|
---|
49 | * ã«å¯¾ããé©åæ§ãå«ãã¦ï¼ãããªãä¿è¨¼ãè¡ããªãï¼ã¾ãï¼æ¬ã½ããã¦ã§
|
---|
50 | * ã¢ã®å©ç¨ã«ããç´æ¥çã¾ãã¯éæ¥çã«çãããããªãæ害ã«é¢ãã¦ãï¼ã
|
---|
51 | * ã®è²¬ä»»ãè² ããªãï¼
|
---|
52 | *
|
---|
53 | * $Id: target_kernel_impl.c 365 2015-07-26 13:18:44Z ertl-hiro $
|
---|
54 | */
|
---|
55 |
|
---|
56 | /*
|
---|
57 | * ã«ã¼ãã«ã®ã¿ã¼ã²ããä¾åé¨ï¼CT11MPCoreç¨ï¼
|
---|
58 | */
|
---|
59 |
|
---|
60 | #include "kernel_impl.h"
|
---|
61 | #include <sil.h>
|
---|
62 | #include "arm.h"
|
---|
63 | #include "uart_pl011.h"
|
---|
64 |
|
---|
65 | /*
|
---|
66 | * ã«ã¼ãã«åä½æã®ã¡ã¢ãªãããã¨é¢é£ããå®ç¾©
|
---|
67 | *
|
---|
68 | * 0x00000000 - 0x00100000ï¼ãã¯ã¿ã¼é åï¼1MBï¼
|
---|
69 | * 0x00100000 - 0x0FFFFFFFï¼DRAMï¼255MBï¼
|
---|
70 | * 0x10000000 - 0x100FFFFFï¼Emulation Baseboardä¸ã®ãªã½ã¼ã¹ï¼1MBï¼
|
---|
71 | * 0x10100000 - 0x101FFFFFï¼Private Memory Regionï¼1MBï¼(*)
|
---|
72 | * 0x48000000 - 0x4BFFFFFFï¼SRAMï¼4MBï¼
|
---|
73 | *
|
---|
74 | * (*) Private Memory Regionã®å
|
---|
75 | é çªå°ã¯ï¼ãã¼ãã®è¨å®ã§å¤æ´ã§ããï¼
|
---|
76 | */
|
---|
77 |
|
---|
78 | /*
|
---|
79 | * MMUã¸ã®è¨å®å±æ§ï¼ç¬¬1ã¬ãã«ãã£ã¹ã¯ãªãã¿ï¼
|
---|
80 | */
|
---|
81 | #define MMU_ATTR_RAM (ARM_MMU_DSCR1_SHARED|ARMV6_MMU_DSCR1_APX0 \
|
---|
82 | |ARM_MMU_DSCR1_TEX001|ARM_MMU_DSCR1_AP11 \
|
---|
83 | |ARM_MMU_DSCR1_CB11)
|
---|
84 | #define MMU_ATTR_IODEV (ARM_MMU_DSCR1_SHARED|ARMV6_MMU_DSCR1_APX0 \
|
---|
85 | |ARM_MMU_DSCR1_TEX000|ARM_MMU_DSCR1_AP11 \
|
---|
86 | |ARM_MMU_DSCR1_CB01|ARMV6_MMU_DSCR1_NOEXEC)
|
---|
87 | #define MMU_ATTR_VECTOR (ARMV6_MMU_DSCR1_APX0 \
|
---|
88 | |ARM_MMU_DSCR1_TEX001|ARM_MMU_DSCR1_AP11 \
|
---|
89 | |ARM_MMU_DSCR1_CB11)
|
---|
90 |
|
---|
91 | /*
|
---|
92 | * ã¡ã¢ãªé åã®å
|
---|
93 | é çªå°ã¨ãµã¤ãº
|
---|
94 | */
|
---|
95 | #define SDRAM_ADDR 0x00100000
|
---|
96 | #define SDRAM_SIZE 0x0ff00000 /* 255MB */
|
---|
97 | #define SDRAM_ATTR MMU_ATTR_RAM
|
---|
98 |
|
---|
99 | #define SRAM_ADDR 0x48000000
|
---|
100 | #define SRAM_SIZE 0x04000000 /* 16MB */
|
---|
101 | #define SRAM_ATTR MMU_ATTR_RAM
|
---|
102 |
|
---|
103 | /*
|
---|
104 | * ããã¤ã¹ã¬ã¸ã¹ã¿é åã®å
|
---|
105 | é çªå°ã¨ãµã¤ãº
|
---|
106 | */
|
---|
107 | #define EB_SYS_ADDR EB_SYS_BASE
|
---|
108 | #define EB_SYS_SIZE 0x00100000 /* 1MB */
|
---|
109 | #define EB_SYS_ATTR MMU_ATTR_IODEV
|
---|
110 |
|
---|
111 | #define PMR_ADDR MPCORE_PMR_BASE
|
---|
112 | #define PMR_SIZE 0x00100000 /* 1MB */
|
---|
113 | #define PMR_ATTR MMU_ATTR_IODEV
|
---|
114 |
|
---|
115 | /*
|
---|
116 | * ãã¯ã¿ãã¼ãã«ãç½®ãã¡ã¢ãªé å
|
---|
117 | */
|
---|
118 | #if defined(CORE0)
|
---|
119 | #define VECTOR_ADDR 0x01000000
|
---|
120 | #elif defined(CORE1)
|
---|
121 | #define VECTOR_ADDR 0x02000000
|
---|
122 | #elif defined(CORE2)
|
---|
123 | #define VECTOR_ADDR 0x03000000
|
---|
124 | #elif defined(CORE3)
|
---|
125 | #define VECTOR_ADDR 0x04000000
|
---|
126 | #endif
|
---|
127 | #define VECTOR_SIZE 0x00100000 /* 1MB */
|
---|
128 | #define VECTOR_ATTR MMU_ATTR_VECTOR
|
---|
129 |
|
---|
130 | /*
|
---|
131 | * MMUã®è¨å®æ
|
---|
132 | å ±ï¼ã¡ã¢ãªã¨ãªã¢ã®æ
|
---|
133 | å ±ï¼
|
---|
134 | */
|
---|
135 | ARM_MMU_CONFIG arm_memory_area[] = {
|
---|
136 | { 0x00000000, VECTOR_ADDR, VECTOR_SIZE, VECTOR_ATTR },
|
---|
137 | { SRAM_ADDR, SRAM_ADDR, SRAM_SIZE, SRAM_ATTR },
|
---|
138 | { EB_SYS_ADDR, EB_SYS_ADDR, EB_SYS_SIZE, EB_SYS_ATTR },
|
---|
139 | { PMR_ADDR, PMR_ADDR, PMR_SIZE, PMR_ATTR },
|
---|
140 | { SDRAM_ADDR, SDRAM_ADDR, SDRAM_SIZE, SDRAM_ATTR }
|
---|
141 | };
|
---|
142 |
|
---|
143 | /*
|
---|
144 | * MMUã®è¨å®æ
|
---|
145 | å ±ã®æ°ï¼ã¡ã¢ãªã¨ãªã¢ã®æ°ï¼
|
---|
146 | */
|
---|
147 | const uint_t arm_tnum_memory_area
|
---|
148 | = sizeof(arm_memory_area) / sizeof(ARM_MMU_CONFIG);
|
---|
149 |
|
---|
150 | /*
|
---|
151 | * UARTããã®ãã¼ãªã³ã°åºå
|
---|
152 | */
|
---|
153 | static void
|
---|
154 | ct11mpcore_uart_fput(char c)
|
---|
155 | {
|
---|
156 | /*
|
---|
157 | * éä¿¡ãããã¡ã空ãã¾ã§ãã¼ãªã³ã°
|
---|
158 | */
|
---|
159 | while (!(uart_pl011_putready(FPUT_UART_BASE))) ;
|
---|
160 |
|
---|
161 | /*
|
---|
162 | * éä¿¡ããæåã®æ¸è¾¼ã¿
|
---|
163 | */
|
---|
164 | uart_pl011_putchar(FPUT_UART_BASE, c);
|
---|
165 | }
|
---|
166 |
|
---|
167 | /*
|
---|
168 | * ã·ã¹ãã ãã°ã®ä½ã¬ãã«åºåã®ããã®æååºå
|
---|
169 | */
|
---|
170 | void
|
---|
171 | target_fput_log(char c)
|
---|
172 | {
|
---|
173 | if (c == '\n') {
|
---|
174 | ct11mpcore_uart_fput('\r');
|
---|
175 | }
|
---|
176 | ct11mpcore_uart_fput(c);
|
---|
177 | }
|
---|
178 |
|
---|
179 | /*
|
---|
180 | * UARPããã®ãã¼ãªã³ã°åºåã®ããã®åæå
|
---|
181 | */
|
---|
182 | static void
|
---|
183 | ct11mpcore_uart_initialize(void)
|
---|
184 | {
|
---|
185 | /*
|
---|
186 | * UARTããã£ã¹ã¨ã¼ãã«
|
---|
187 | */
|
---|
188 | sil_wrw_mem(UART_CR(FPUT_UART_BASE), 0U);
|
---|
189 |
|
---|
190 | /*
|
---|
191 | * ã¨ã©ã¼ãã©ã°ãã¯ãªã¢
|
---|
192 | */
|
---|
193 | sil_wrw_mem(UART_ECR(FPUT_UART_BASE), 0U);
|
---|
194 |
|
---|
195 | /*
|
---|
196 | * FIFOã空ã«ãã
|
---|
197 | */
|
---|
198 | while (uart_pl011_getready(FPUT_UART_BASE)) {
|
---|
199 | (void) uart_pl011_getchar(FPUT_UART_BASE);
|
---|
200 | }
|
---|
201 |
|
---|
202 | /*
|
---|
203 | * ãã¼ã¬ã¼ãã¨éä¿¡è¦æ ¼ãè¨å®
|
---|
204 | */
|
---|
205 | sil_wrw_mem(UART_IBRD(FPUT_UART_BASE), EB_UART_IBRD_38400);
|
---|
206 | sil_wrw_mem(UART_FBRD(FPUT_UART_BASE), EB_UART_FBRD_38400);
|
---|
207 | sil_wrw_mem(UART_LCR_H(FPUT_UART_BASE), UART_LCR_H_WLEN8);
|
---|
208 |
|
---|
209 | /*
|
---|
210 | * UARTãã¤ãã¼ãã«
|
---|
211 | */
|
---|
212 | sil_wrw_mem(UART_CR(FPUT_UART_BASE),
|
---|
213 | UART_CR_UARTEN|UART_CR_TXE|UART_CR_RXE);
|
---|
214 | }
|
---|
215 |
|
---|
216 | /*
|
---|
217 | * ã¿ã¼ã²ããä¾åã®åæå
|
---|
218 | */
|
---|
219 | void
|
---|
220 | target_initialize(void)
|
---|
221 | {
|
---|
222 | uint32_t reg;
|
---|
223 |
|
---|
224 | /*
|
---|
225 | * ãããä¾åã®åæå
|
---|
226 | */
|
---|
227 | chip_initialize();
|
---|
228 |
|
---|
229 | /*
|
---|
230 | * Emulation Baseboardã®å²è¾¼ã¿ã¢ã¼ãã®è¨å®
|
---|
231 | */
|
---|
232 | sil_wrw_mem(EB_SYS_LOCK, EB_SYS_LOCK_UNLOCK); /* ããã¯è§£é¤ */
|
---|
233 |
|
---|
234 | reg = sil_rew_mem(EB_SYS_PLD_CTRL1);
|
---|
235 | reg &= ~EB_SYS_PLD_CTRL1_INTMODE_MASK;
|
---|
236 | reg |= EB_SYS_PLD_CTRL1_INTMODE_NEW_NODCC;
|
---|
237 | sil_wrw_mem(EB_SYS_PLD_CTRL1, reg);
|
---|
238 |
|
---|
239 | sil_wrw_mem(EB_SYS_LOCK, EB_SYS_LOCK_LOCK); /* ãã㯠*/
|
---|
240 |
|
---|
241 | /*
|
---|
242 | * UARTãåæå
|
---|
243 | */
|
---|
244 | ct11mpcore_uart_initialize();
|
---|
245 | }
|
---|
246 |
|
---|
247 | /*
|
---|
248 | * ã¿ã¼ã²ããä¾åã®çµäºå¦ç
|
---|
249 | */
|
---|
250 | void
|
---|
251 | target_exit(void)
|
---|
252 | {
|
---|
253 | /*
|
---|
254 | * ãããä¾åã®çµäºå¦ç
|
---|
255 | */
|
---|
256 | chip_terminate();
|
---|
257 |
|
---|
258 | /*
|
---|
259 | * ã¿ã¼ã²ããä¾åã®çµäºå¦ç
|
---|
260 | */
|
---|
261 | #if defined(TOPPERS_USE_QEMU) && !defined(TOPPERS_OMIT_QEMU_SEMIHOSTING)
|
---|
262 | /*
|
---|
263 | * QEMUãçµäºãããï¼
|
---|
264 | */
|
---|
265 | Asm("mov r0, #24\n\t"
|
---|
266 | "svc 0x00123456");
|
---|
267 | #endif
|
---|
268 | while (true) ;
|
---|
269 | }
|
---|