| 1 | /*
|
|---|
| 2 | * TOPPERS/JSP Kernel
|
|---|
| 3 | * Toyohashi Open Platform for Embedded Real-Time Systems/
|
|---|
| 4 | * Just Standard Profile Kernel
|
|---|
| 5 | *
|
|---|
| 6 | * Copyright (C) 2000-2003 by Embedded and Real-Time Systems Laboratory
|
|---|
| 7 | * Toyohashi Univ. of Technology, JAPAN
|
|---|
| 8 | * Copyright (C) 2000-2003 by Industrial Technology Institute,
|
|---|
| 9 | * Miyagi Prefectural Government, JAPAN
|
|---|
| 10 | *
|
|---|
| 11 | * ä¸è¨èä½æ¨©è
|
|---|
| 12 | ã¯ï¼ä»¥ä¸ã® (1)ã(4) ã®æ¡ä»¶ãï¼Free Software Foundation
|
|---|
| 13 | * ã«ãã£ã¦å
|
|---|
| 14 | ¬è¡¨ããã¦ãã GNU General Public License ã® Version 2 ã«è¨
|
|---|
| 15 | * è¿°ããã¦ããæ¡ä»¶ãæºããå ´åã«éãï¼æ¬ã½ããã¦ã§ã¢ï¼æ¬ã½ããã¦ã§ã¢
|
|---|
| 16 | * ãæ¹å¤ãããã®ãå«ãï¼ä»¥ä¸åãï¼ã使ç¨ã»è¤è£½ã»æ¹å¤ã»åé
|
|---|
| 17 | å¸ï¼ä»¥ä¸ï¼
|
|---|
| 18 | * å©ç¨ã¨å¼ã¶ï¼ãããã¨ãç¡åã§è¨±è«¾ããï¼
|
|---|
| 19 | * (1) æ¬ã½ããã¦ã§ã¢ãã½ã¼ã¹ã³ã¼ãã®å½¢ã§å©ç¨ããå ´åã«ã¯ï¼ä¸è¨ã®èä½
|
|---|
| 20 | * 権表示ï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨ã®ç¡ä¿è¨¼è¦å®ãï¼ãã®ã¾ã¾ã®å½¢ã§ã½ã¼
|
|---|
| 21 | * ã¹ã³ã¼ãä¸ã«å«ã¾ãã¦ãããã¨ï¼
|
|---|
| 22 | * (2) æ¬ã½ããã¦ã§ã¢ãï¼ã©ã¤ãã©ãªå½¢å¼ãªã©ï¼ä»ã®ã½ããã¦ã§ã¢éçºã«ä½¿
|
|---|
| 23 | * ç¨ã§ããå½¢ã§åé
|
|---|
| 24 | å¸ããå ´åã«ã¯ï¼åé
|
|---|
| 25 | å¸ã«ä¼´ãããã¥ã¡ã³ãï¼å©ç¨
|
|---|
| 26 | * è
|
|---|
| 27 | ããã¥ã¢ã«ãªã©ï¼ã«ï¼ä¸è¨ã®èä½æ¨©è¡¨ç¤ºï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨
|
|---|
| 28 | * ã®ç¡ä¿è¨¼è¦å®ãæ²è¼ãããã¨ï¼
|
|---|
| 29 | * (3) æ¬ã½ããã¦ã§ã¢ãï¼æ©å¨ã«çµã¿è¾¼ããªã©ï¼ä»ã®ã½ããã¦ã§ã¢éçºã«ä½¿
|
|---|
| 30 | * ç¨ã§ããªãå½¢ã§åé
|
|---|
| 31 | å¸ããå ´åã«ã¯ï¼æ¬¡ã®ããããã®æ¡ä»¶ãæºããã
|
|---|
| 32 | * ã¨ï¼
|
|---|
| 33 | * (a) åé
|
|---|
| 34 | å¸ã«ä¼´ãããã¥ã¡ã³ãï¼å©ç¨è
|
|---|
| 35 | ããã¥ã¢ã«ãªã©ï¼ã«ï¼ä¸è¨ã®è
|
|---|
| 36 | * ä½æ¨©è¡¨ç¤ºï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨ã®ç¡ä¿è¨¼è¦å®ãæ²è¼ãããã¨ï¼
|
|---|
| 37 | * (b) åé
|
|---|
| 38 | å¸ã®å½¢æ
|
|---|
| 39 | ãï¼å¥ã«å®ããæ¹æ³ã«ãã£ã¦ï¼TOPPERSããã¸ã§ã¯ãã«
|
|---|
| 40 | * å ±åãããã¨ï¼
|
|---|
| 41 | * (4) æ¬ã½ããã¦ã§ã¢ã®å©ç¨ã«ããç´æ¥çã¾ãã¯éæ¥çã«çãããããªãæ
|
|---|
| 42 | * 害ãããï¼ä¸è¨èä½æ¨©è
|
|---|
| 43 | ããã³TOPPERSããã¸ã§ã¯ããå
|
|---|
| 44 | 責ãããã¨ï¼
|
|---|
| 45 | *
|
|---|
| 46 | * æ¬ã½ããã¦ã§ã¢ã¯ï¼ç¡ä¿è¨¼ã§æä¾ããã¦ãããã®ã§ããï¼ä¸è¨èä½æ¨©è
|
|---|
| 47 | ã
|
|---|
| 48 | * ãã³TOPPERSããã¸ã§ã¯ãã¯ï¼æ¬ã½ããã¦ã§ã¢ã«é¢ãã¦ï¼ãã®é©ç¨å¯è½æ§ã
|
|---|
| 49 | * å«ãã¦ï¼ãããªãä¿è¨¼ãè¡ããªãï¼ã¾ãï¼æ¬ã½ããã¦ã§ã¢ã®å©ç¨ã«ããç´
|
|---|
| 50 | * æ¥çã¾ãã¯éæ¥çã«çãããããªãæ害ã«é¢ãã¦ãï¼ãã®è²¬ä»»ãè² ããªãï¼
|
|---|
| 51 | */
|
|---|
| 52 |
|
|---|
| 53 | #ifndef _VR4131_H_
|
|---|
| 54 | #define _VR4131_H_
|
|---|
| 55 |
|
|---|
| 56 | /*
|
|---|
| 57 | * VR4131 ãã¼ãã¦ã§ã¢å®ç¾©
|
|---|
| 58 | */
|
|---|
| 59 |
|
|---|
| 60 | /* CP0ãã¶ã¼ãã®ããã®æé稼ã NOP_FOR_CP0_HAZARD */
|
|---|
| 61 | /* VR4131ã§ã¯mtc0å½ä»¤ã®ç´å¾ããå²è¾¼ã¿ç¦æ¢ã«ãªã£ã¦ããã®ã§nopå½ä»¤ãæ¿å
|
|---|
| 62 | ¥ããªãã¦ã
|
|---|
| 63 | 大ä¸å¤« */
|
|---|
| 64 | #define NOP_FOR_CP0_HAZARD
|
|---|
| 65 |
|
|---|
| 66 | /* Configã¬ã¸ã¹ã¿ */
|
|---|
| 67 | #define BP BIT16 /* åå²äºæ¸¬ã®è¨å® */
|
|---|
| 68 |
|
|---|
| 69 | /* TLB ã®ã¨ã³ããªã®æå¤§å¤ */
|
|---|
| 70 | #define TMAX_TLB 31
|
|---|
| 71 |
|
|---|
| 72 | /* TLBãã¹ã¯å¤ */
|
|---|
| 73 | #define TLB_VPN2 0x800
|
|---|
| 74 |
|
|---|
| 75 | /* ãã£ãã·ã¥å½ä»¤ */
|
|---|
| 76 | #define Index_Invalidate_I (0x0+0x0)
|
|---|
| 77 | #define Index_Store_Tag_I (0x8+0x0)
|
|---|
| 78 | #define Index_Store_Tag_D (0x8+0x1)
|
|---|
| 79 |
|
|---|
| 80 | /* ãã£ãã·ã¥ã®ã©ã¤ã³ãµã¤ãº(ãã¤ãåä½) */
|
|---|
| 81 | #define D_CACHE_LINE_SIZE 0x10 /* 16ãã¤ã */
|
|---|
| 82 | #define I_CACHE_LINE_SIZE 0x10 /* 16ãã¤ã */
|
|---|
| 83 |
|
|---|
| 84 | /*============================================================================*/
|
|---|
| 85 |
|
|---|
| 86 | #ifndef _MACRO_ONLY
|
|---|
| 87 |
|
|---|
| 88 | Inline void
|
|---|
| 89 | vr4131_exit() {
|
|---|
| 90 | while(1);
|
|---|
| 91 | /* GDB_STUB 使ç¨æã«ã¯ãSTUBã®é ã«é£ã¶å¦çãå¿
|
|---|
| 92 | è¦ããã */
|
|---|
| 93 | }
|
|---|
| 94 |
|
|---|
| 95 | #endif /* _MACRO_ONLY */
|
|---|
| 96 |
|
|---|
| 97 | /*============================================================================*/
|
|---|
| 98 | /* 以ä¸ã®å®ç¾©ã¯ãåã¦ããããã¨ã«ãvr4131_xxx.hã¨ãã¦ã¾ã¨ãããã¨ãå¿
|
|---|
| 99 | è¦ããã */
|
|---|
| 100 |
|
|---|
| 101 | /*
|
|---|
| 102 | * ã¯ããã¯ãã¹ã¯ã¦ããã(CMU)é¢ä¿ã®å®ç¾©
|
|---|
| 103 | */
|
|---|
| 104 | #define CMUCLKMSK 0x0f000060
|
|---|
| 105 |
|
|---|
| 106 | #define MSKSIU BIT1 /* SIU, DSIUã¸ã®TClockä¾çµ¦ã®å¶å¾¡ */
|
|---|
| 107 | #define MSKSSIU BIT8 /* SIUã¸ã®18.432MHzã¯ããã¯ä¾çµ¦ã®å¶å¾¡ */
|
|---|
| 108 | #define MSKDSIU BIT11 /* DSIUã¸ã®18.432MHzã¯ããã¯ä¾çµ¦ã®å¶å¾¡ */
|
|---|
| 109 |
|
|---|
| 110 | /*
|
|---|
| 111 | * ãã¯ã¼ããã¼ã¸ã¡ã³ãã¦ããã(PMU)é¢ä¿ã®å®ç¾©
|
|---|
| 112 | */
|
|---|
| 113 | #define PMUINTREG 0x0f0000c0 /* PMU å²è¾¼ã¿ï¼ã¹ãã¼ã¿ã¹ã¬ã¸ã¹ã¿ */
|
|---|
| 114 | #define PMUCNTREG 0x0f0000c2 /* PMU ã³ã³ããã¼ã«ã¬ã¸ã¹ã¿ */
|
|---|
| 115 | #define PMUTCLKDIVREG 0x0f0000cc
|
|---|
| 116 |
|
|---|
| 117 | /* for PMUINTREG */
|
|---|
| 118 | #define TIMOUTRST BIT5 /* HALTimerãªã»ããæ¤åº */
|
|---|
| 119 |
|
|---|
| 120 | /* for PMUCNTREG */
|
|---|
| 121 | #define HALTIMERRST BIT2 /* HALTimerãªã»ãã*/
|
|---|
| 122 |
|
|---|
| 123 | /* for PMUTCLKDIVREG */
|
|---|
| 124 | #define VTDIV_3 (BIT1 | BIT0)
|
|---|
| 125 |
|
|---|
| 126 | /*
|
|---|
| 127 | * ãã¹ã³ã³ããã¼ã«ã¦ããã(BCU)é¢ä¿ã®å®ç¾©
|
|---|
| 128 | */
|
|---|
| 129 | #define BCUCNTREG1 0x0f000000
|
|---|
| 130 | #define ROMSIZEREG 0x0f000004
|
|---|
| 131 | #define ROMSPEEDREG 0x0f000006
|
|---|
| 132 | #define IO0SPEEDREG 0x0f000008
|
|---|
| 133 | #define IO1SPEEDREG 0x0f00000a
|
|---|
| 134 | #define BCUCNTREG3 0x0f000016
|
|---|
| 135 |
|
|---|
| 136 | /* for ROMSIZEREG */
|
|---|
| 137 | #define SIZE3_4 BIT12
|
|---|
| 138 | #define SIZE2_4 BIT8
|
|---|
| 139 | #define SIZE1_4 BIT4
|
|---|
| 140 | #define SIZE0_4 BIT0
|
|---|
| 141 |
|
|---|
| 142 | /* for ROMSPEEDREG */
|
|---|
| 143 | #define ROM4_WAIT_5VTClock (BIT13 | BIT12)
|
|---|
| 144 | #define ROM2_WAIT_8VTClock (BIT2 | BIT0)
|
|---|
| 145 |
|
|---|
| 146 | /* for IO0SPEEDREG */
|
|---|
| 147 | #define IO0_1_WAIT_4 (BIT1 | BIT0)
|
|---|
| 148 |
|
|---|
| 149 | /* for IO1SPEEDREG */
|
|---|
| 150 | #define IO1_3_WAIT_11 BIT11
|
|---|
| 151 |
|
|---|
| 152 | /* for BCUCNTREG3 */
|
|---|
| 153 | #define EXT_ROMCS_3ROM_2ROM (BIT13 | BIT12)
|
|---|
| 154 | #define IO32 BIT7
|
|---|
| 155 | #define LCDSEL1_BUFFER BIT1
|
|---|
| 156 | #define LCDSEL0_BUFFER BIT0
|
|---|
| 157 |
|
|---|
| 158 | /*
|
|---|
| 159 | * SDRAMã³ã³ããã¼ã«ã¦ããã(SDRAMU)é¢ä¿ã®å®ç¾©
|
|---|
| 160 | */
|
|---|
| 161 | #define SDRAMMODEREG 0x0f000400
|
|---|
| 162 | #define SDRAMCNTREG 0x0f000402
|
|---|
| 163 | #define BCURFCNTREG 0x0f000404
|
|---|
| 164 | #define BCURFCOUNTREG 0x0f000406
|
|---|
| 165 | #define RAMSIZEREG 0x0f000408
|
|---|
| 166 |
|
|---|
| 167 | /* for SDRAMMODEREG */
|
|---|
| 168 | #define SCLK BIT15
|
|---|
| 169 | #define LTMODE_2 BIT5
|
|---|
| 170 |
|
|---|
| 171 | /* for SDRAMCNTREG */
|
|---|
| 172 | #define TRC_3VTClock (BIT9 | BIT8)
|
|---|
| 173 | #define TDAL_2VTClock BIT5
|
|---|
| 174 | #define TRCD_2VTClock BIT1
|
|---|
| 175 |
|
|---|
| 176 | /* for RAMSIZEREG */
|
|---|
| 177 | #define SIZE3_64 (BIT14 | BIT12)
|
|---|
| 178 | #define SIZE2_64 (BIT10 | BIT8)
|
|---|
| 179 | #define SIZE1_64 (BIT6 | BIT4)
|
|---|
| 180 | #define SIZE0_64 (BIT2 | BIT0)
|
|---|
| 181 |
|
|---|
| 182 | /*
|
|---|
| 183 | * ã·ãªã¢ã«ã¤ã³ã¿ãã§ã¼ã¹ã¦ããã(SIU)é¢ä¿ã®å®ç¾©
|
|---|
| 184 | */
|
|---|
| 185 | #define SIURESET 0x0f000809
|
|---|
| 186 |
|
|---|
| 187 | /* for SIURESET */
|
|---|
| 188 | #define DSIURESET BIT1 /* DSIUããªã»ãããããã©ã° */
|
|---|
| 189 |
|
|---|
| 190 | #endif /* _VR4131_H_ */
|
|---|
![(please configure the [header_logo] section in trac.ini)](/trac_user/contrib/chrome/site/your_project_logo.png){kind=logo}
