[363] | 1 | /*
|
---|
| 2 | * TOPPERS/JSP Kernel
|
---|
| 3 | * Toyohashi Open Platform for Embedded Real-Time Systems/
|
---|
| 4 | * Just Standard Profile Kernel
|
---|
| 5 | *
|
---|
| 6 | * Copyright (C) 2000-2003 by Embedded and Real-Time Systems Laboratory
|
---|
| 7 | * Toyohashi Univ. of Technology, JAPAN
|
---|
| 8 | * Copyright (C) 2003-2004 by Platform Development Center
|
---|
| 9 | * RICOH COMPANY,LTD. JAPAN
|
---|
| 10 | * Copyright (C) 2003-2004 by Naoki Saito
|
---|
| 11 | * Nagoya Municipal Industrial Research Institute, JAPAN
|
---|
| 12 | *
|
---|
| 13 | * ä¸è¨èä½æ¨©è
|
---|
| 14 | ã¯ï¼ä»¥ä¸ã® (1)ã(4) ã®æ¡ä»¶ãï¼Free Software Foundation
|
---|
| 15 | * ã«ãã£ã¦å
|
---|
| 16 | ¬è¡¨ããã¦ãã GNU General Public License ã® Version 2 ã«è¨
|
---|
| 17 | * è¿°ããã¦ããæ¡ä»¶ãæºããå ´åã«éãï¼æ¬ã½ããã¦ã§ã¢ï¼æ¬ã½ããã¦ã§ã¢
|
---|
| 18 | * ãæ¹å¤ãããã®ãå«ãï¼ä»¥ä¸åãï¼ã使ç¨ã»è¤è£½ã»æ¹å¤ã»åé
|
---|
| 19 | å¸ï¼ä»¥ä¸ï¼
|
---|
| 20 | * å©ç¨ã¨å¼ã¶ï¼ãããã¨ãç¡åã§è¨±è«¾ããï¼
|
---|
| 21 | * (1) æ¬ã½ããã¦ã§ã¢ãã½ã¼ã¹ã³ã¼ãã®å½¢ã§å©ç¨ããå ´åã«ã¯ï¼ä¸è¨ã®èä½
|
---|
| 22 | * 権表示ï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨ã®ç¡ä¿è¨¼è¦å®ãï¼ãã®ã¾ã¾ã®å½¢ã§ã½ã¼
|
---|
| 23 | * ã¹ã³ã¼ãä¸ã«å«ã¾ãã¦ãããã¨ï¼
|
---|
| 24 | * (2) æ¬ã½ããã¦ã§ã¢ãï¼ã©ã¤ãã©ãªå½¢å¼ãªã©ï¼ä»ã®ã½ããã¦ã§ã¢éçºã«ä½¿
|
---|
| 25 | * ç¨ã§ããå½¢ã§åé
|
---|
| 26 | å¸ããå ´åã«ã¯ï¼åé
|
---|
| 27 | å¸ã«ä¼´ãããã¥ã¡ã³ãï¼å©ç¨
|
---|
| 28 | * è
|
---|
| 29 | ããã¥ã¢ã«ãªã©ï¼ã«ï¼ä¸è¨ã®èä½æ¨©è¡¨ç¤ºï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨
|
---|
| 30 | * ã®ç¡ä¿è¨¼è¦å®ãæ²è¼ãããã¨ï¼
|
---|
| 31 | * (3) æ¬ã½ããã¦ã§ã¢ãï¼æ©å¨ã«çµã¿è¾¼ããªã©ï¼ä»ã®ã½ããã¦ã§ã¢éçºã«ä½¿
|
---|
| 32 | * ç¨ã§ããªãå½¢ã§åé
|
---|
| 33 | å¸ããå ´åã«ã¯ï¼æ¬¡ã®ããããã®æ¡ä»¶ãæºããã
|
---|
| 34 | * ã¨ï¼
|
---|
| 35 | * (a) åé
|
---|
| 36 | å¸ã«ä¼´ãããã¥ã¡ã³ãï¼å©ç¨è
|
---|
| 37 | ããã¥ã¢ã«ãªã©ï¼ã«ï¼ä¸è¨ã®è
|
---|
| 38 | * ä½æ¨©è¡¨ç¤ºï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨ã®ç¡ä¿è¨¼è¦å®ãæ²è¼ãããã¨ï¼
|
---|
| 39 | * (b) åé
|
---|
| 40 | å¸ã®å½¢æ
|
---|
| 41 | ãï¼å¥ã«å®ããæ¹æ³ã«ãã£ã¦ï¼TOPPERSããã¸ã§ã¯ãã«
|
---|
| 42 | * å ±åãããã¨ï¼
|
---|
| 43 | * (4) æ¬ã½ããã¦ã§ã¢ã®å©ç¨ã«ããç´æ¥çã¾ãã¯éæ¥çã«çãããããªãæ
|
---|
| 44 | * 害ãããï¼ä¸è¨èä½æ¨©è
|
---|
| 45 | ããã³TOPPERSããã¸ã§ã¯ããå
|
---|
| 46 | 責ãããã¨ï¼
|
---|
| 47 | *
|
---|
| 48 | * æ¬ã½ããã¦ã§ã¢ã¯ï¼ç¡ä¿è¨¼ã§æä¾ããã¦ãããã®ã§ããï¼ä¸è¨èä½æ¨©è
|
---|
| 49 | ã
|
---|
| 50 | * ãã³TOPPERSããã¸ã§ã¯ãã¯ï¼æ¬ã½ããã¦ã§ã¢ã«é¢ãã¦ï¼ãã®é©ç¨å¯è½æ§ã
|
---|
| 51 | * å«ãã¦ï¼ãããªãä¿è¨¼ãè¡ããªãï¼ã¾ãï¼æ¬ã½ããã¦ã§ã¢ã®å©ç¨ã«ããç´
|
---|
| 52 | * æ¥çã¾ãã¯éæ¥çã«çãããããªãæ害ã«é¢ãã¦ãï¼ãã®è²¬ä»»ãè² ããªãï¼
|
---|
| 53 | *
|
---|
| 54 | * @(#) $Id: sfruart.c,v 1.4 2005/11/24 12:41:23 honda Exp $
|
---|
| 55 | */
|
---|
| 56 |
|
---|
| 57 | /*
|
---|
| 58 | * OAKS32 UARTç¨ã·ãªã¢ã«I/Oã¢ã¸ã¥ã¼ã«
|
---|
| 59 | */
|
---|
| 60 | #include <s_services.h>
|
---|
| 61 | #include "oaks32.h"
|
---|
| 62 | #include <sfruart.h>
|
---|
| 63 |
|
---|
| 64 | /*
|
---|
| 65 | * ããã¤ã¹ãªã¼ãã³ã®ãªãã©ã¤ã«ã¦ã³ã
|
---|
| 66 | *
|
---|
| 67 | * 500åãªãã©ã¤ããã°ãååã«çµäºããï¼
|
---|
| 68 | */
|
---|
| 69 | #define SFRUART_COUNT 500
|
---|
| 70 |
|
---|
| 71 | /*
|
---|
| 72 | * ã·ãªã¢ã«ã³ã³ããã¼ã«ã¬ã¸ã¹ã¿ã®è¨å®å¤
|
---|
| 73 | */
|
---|
| 74 | #define MR_DEF 0x05 /* å
|
---|
| 75 | é¨ã¯ããã¯ãéåæã8ããããããªãã£ãªããã¹ãªã¼ããªã */
|
---|
| 76 | #define MR_DISABLE_DEF 0x00 /* ã·ãªã¢ã«ã¢ã¸ã¥ã¼ã«ç¡å¹ */
|
---|
| 77 | #define C0_DEF 0x10 /* RTS/CTSæªä½¿ç¨, ã«ã¦ã³ãã½ã¼ã¹f1, éä¿¡å²è¾¼ã¿è¦å ã¯ãéä¿¡ãããã¡ç©ºã */
|
---|
| 78 | #define C1_DEF 0x00 /* ã·ãªã¢ã«éåä¿¡ç¦æ¢ */
|
---|
| 79 | #define BRG1_DEF 48 /* 30000000/{(UxBRG+1)*16} = 38400 */
|
---|
| 80 | #define BRG2_DEF 97 /* 30000000/{(UxBRG+1)*16} = 19200 */
|
---|
| 81 |
|
---|
| 82 | #define TB_LEVEL 4 /* éä¿¡å²è¾¼ã¿ã¬ãã« */
|
---|
| 83 | #define RB_LEVEL 5 /* åä¿¡å²è¾¼ã¿ã¬ãã« */
|
---|
| 84 | #define DISABLE_LEVEL 0 /* å²è¾¼ã¿ç¦æ¢ã¬ãã« */
|
---|
| 85 |
|
---|
| 86 | /*
|
---|
| 87 | * ã·ãªã¢ã«I/Oãã¼ãåæåãããã¯ã®å®ç¾©
|
---|
| 88 | */
|
---|
| 89 | typedef struct sio_port_initialization_block {
|
---|
| 90 | UH cntrl_addr; /* å¶å¾¡ã¬ã¸ã¹ã¿ã®çªå° */
|
---|
| 91 | UH tic_addr; /* éä¿¡å²è¾¼ã¿å¶å¾¡ã¬ã¸ã¹ã¿ã®çªå° */
|
---|
| 92 | UH ric_addr; /* åä¿¡å²è¾¼ã¿å¶å¾¡ã¬ã¸ã¹ã¿ã®çªå° */
|
---|
| 93 |
|
---|
| 94 | UB mr_def; /* ããã©ã«ãã®è¨å®å¤ (MR) */
|
---|
| 95 | UB c0_def; /* ããã©ã«ãã®è¨å®å¤ (C0) */
|
---|
| 96 | UB brg_def; /* ããã©ã«ãã®è¨å®å¤ (BRG) */
|
---|
| 97 | } SIOPINIB;
|
---|
| 98 |
|
---|
| 99 | /*
|
---|
| 100 | * ã·ãªã¢ã«I/Oãã¼ã管çãããã¯ã®å®ç¾©
|
---|
| 101 | */
|
---|
| 102 | typedef struct sio_port_control_block {
|
---|
| 103 | const SIOPINIB *siopinib; /* ã·ãªã¢ã«I/Oãã¼ãåæåããã㯠*/
|
---|
| 104 | VP_INT exinf; /* æ¡å¼µæ
|
---|
| 105 | å ± */
|
---|
| 106 | UB uc1; /* éåä¿¡å¶å¾¡ã¬ã¸ã¹ã¿UiC1ã®è¨å®å¤ */
|
---|
| 107 | };
|
---|
| 108 |
|
---|
| 109 | /*
|
---|
| 110 | * ã·ãªã¢ã«I/Oãã¼ãåæåãããã¯
|
---|
| 111 | *
|
---|
| 112 | * ID = 1 ãuart0ï¼ID = 2 ãuart1ã«å¯¾å¿ããã¦ããï¼
|
---|
| 113 | */
|
---|
| 114 | static const SIOPINIB siopinib_table[TNUM_SIOP] = {
|
---|
| 115 | { TADR_SFR_UART0_BASE, (TADR_SFR_INT_BASE+TADR_SFR_S0TIC_OFFSET),
|
---|
| 116 | (TADR_SFR_INT_BASE+TADR_SFR_S0RIC_OFFSET), MR_DEF, C0_DEF, BRG1_DEF },
|
---|
| 117 | #if TNUM_SIOP>1
|
---|
| 118 | { TADR_SFR_UART1_BASE, (TADR_SFR_INT_BASE+TADR_SFR_S1TIC_OFFSET),
|
---|
| 119 | (TADR_SFR_INT_BASE+TADR_SFR_S1RIC_OFFSET), MR_DEF, C0_DEF, BRG1_DEF }
|
---|
| 120 | #endif
|
---|
| 121 | };
|
---|
| 122 |
|
---|
| 123 | /*
|
---|
| 124 | * ã·ãªã¢ã«I/Oãã¼ã管çãããã¯ã®ã¨ãªã¢
|
---|
| 125 | */
|
---|
| 126 | static SIOPCB siopcb_table[TNUM_SIOP];
|
---|
| 127 |
|
---|
| 128 | /*
|
---|
| 129 | * ã·ãªã¢ã«I/Oãã¼ãIDãã管çãããã¯ãåãåºãããã®ãã¯ã
|
---|
| 130 | */
|
---|
| 131 | #define INDEX_SIOP(siopid) ((UINT)((siopid) - 1))
|
---|
| 132 | #define get_siopcb(siopid) (&(siopcb_table[INDEX_SIOP(siopid)]))
|
---|
| 133 |
|
---|
| 134 | /*
|
---|
| 135 | * SIOãã©ã¤ãã®åæåã«ã¼ãã³
|
---|
| 136 | */
|
---|
| 137 | void
|
---|
| 138 | sfruart_initialize(void)
|
---|
| 139 | {
|
---|
| 140 | SIOPCB *siopcb;
|
---|
| 141 | UINT i;
|
---|
| 142 |
|
---|
| 143 | /*
|
---|
| 144 | * ã·ãªã¢ã«I/Oãã¼ã管çãããã¯ã®åæå
|
---|
| 145 | */
|
---|
| 146 | for (siopcb = siopcb_table, i = 0; i < TNUM_SIOP; siopcb++, i++) {
|
---|
| 147 | siopcb->siopinib = &(siopinib_table[i]);
|
---|
| 148 | siopcb->uc1 = C1_DEF;
|
---|
| 149 | /*
|
---|
| 150 | * æ示çã«ãã¼ããä¸æ´»æ§åãã¦ãã
|
---|
| 151 | */
|
---|
| 152 | /* å²ãè¾¼ã¿ç¦æ¢ */
|
---|
| 153 | sil_wrb_mem((VP)(siopcb->siopinib->tic_addr), DISABLE_LEVEL);
|
---|
| 154 | sil_wrb_mem((VP)(siopcb->siopinib->ric_addr), DISABLE_LEVEL);
|
---|
| 155 | /* éåä¿¡ç¦æ¢ */
|
---|
| 156 | sil_wrb_mem((VP)(siopcb->siopinib->cntrl_addr+TADR_SFR_UC1_OFFSET), siopcb->uc1);
|
---|
| 157 | }
|
---|
| 158 | }
|
---|
| 159 |
|
---|
| 160 | /*
|
---|
| 161 | * ã·ãªã¢ã«I/Oãã¼ãã®ãªã¼ãã³
|
---|
| 162 | */
|
---|
| 163 | SIOPCB *
|
---|
| 164 | sfruart_opn_por(ID siopid, VP_INT exinf)
|
---|
| 165 | {
|
---|
| 166 | SIOPCB *siopcb;
|
---|
| 167 | const SIOPINIB *siopinib;
|
---|
| 168 | int i;
|
---|
| 169 |
|
---|
| 170 | siopcb = get_siopcb(siopid);
|
---|
| 171 | siopinib = siopcb->siopinib;
|
---|
| 172 |
|
---|
| 173 | /* éåä¿¡ç¦æ¢ */
|
---|
| 174 | sil_wrb_mem((VP)(siopinib->cntrl_addr+TADR_SFR_UC1_OFFSET),
|
---|
| 175 | sil_reb_mem((VP)(siopinib->cntrl_addr+TADR_SFR_UC1_OFFSET))&~(TBIT_UiC1_TE | TBIT_UiC1_RE));
|
---|
| 176 |
|
---|
| 177 | /* ãã¼ãè¨å®(åä½ã¢ã¼ããéä¿¡é度) */
|
---|
| 178 | sil_wrb_mem((VP)(siopinib->cntrl_addr+TADR_SFR_UMR_OFFSET), siopinib->mr_def);
|
---|
| 179 | sil_wrb_mem((VP)(siopinib->cntrl_addr+TADR_SFR_UC0_OFFSET), siopinib->c0_def);
|
---|
| 180 | sil_wrb_mem((VP)(siopinib->cntrl_addr+TADR_SFR_UBRG_OFFSET), siopinib->brg_def);
|
---|
| 181 |
|
---|
| 182 | /*
|
---|
| 183 | * ã·ãªã¢ã«å²è¾¼ã¿ã®è¨å®
|
---|
| 184 | */
|
---|
| 185 | sil_wrb_mem((VP)(siopinib->tic_addr), TB_LEVEL);
|
---|
| 186 | sil_wrb_mem((VP)(siopinib->ric_addr), RB_LEVEL);
|
---|
| 187 |
|
---|
| 188 | /* ãªã¼ãã³æã¯ã³ã¼ã«ããã¯ç¦æ¢ */
|
---|
| 189 | sil_wrb_mem((VP)(siopinib->cntrl_addr+TADR_SFR_UC1_OFFSET), siopcb->uc1);
|
---|
| 190 |
|
---|
| 191 | /*
|
---|
| 192 | * ããã¼ãã¼ã¿åä¿¡
|
---|
| 193 | */
|
---|
| 194 | sil_reb_mem((VP)(siopinib->cntrl_addr+TADR_SFR_URB_OFFSET));
|
---|
| 195 | sil_reb_mem((VP)(siopinib->cntrl_addr+TADR_SFR_URB_OFFSET));
|
---|
| 196 |
|
---|
| 197 | for(i = 0 ; i < SFRUART_COUNT ; i++){ /* ãªã¼ãã³æéä¿¡READYã¾ã§å¾
|
---|
| 198 | ã¡ */
|
---|
| 199 | if(sil_reb_mem((VP)(siopcb->siopinib->cntrl_addr+TADR_SFR_UC1_OFFSET)) & TBIT_UiC1_TI)
|
---|
| 200 | break;
|
---|
| 201 | }
|
---|
| 202 |
|
---|
| 203 | siopcb->exinf = exinf;
|
---|
| 204 | return(siopcb);
|
---|
| 205 | }
|
---|
| 206 |
|
---|
| 207 | /*
|
---|
| 208 | * ã·ãªã¢ã«I/Oãã¼ãã®ã¯ãã¼ãº
|
---|
| 209 | */
|
---|
| 210 | void
|
---|
| 211 | sfruart_cls_por(SIOPCB *siopcb)
|
---|
| 212 | {
|
---|
| 213 | const SIOPINIB *siopinib;
|
---|
| 214 |
|
---|
| 215 | siopinib = siopcb->siopinib;
|
---|
| 216 |
|
---|
| 217 | /* å²ãè¾¼ã¿ç¦æ¢ */
|
---|
| 218 | sil_wrb_mem((VP)(siopinib->tic_addr), DISABLE_LEVEL);
|
---|
| 219 | sil_wrb_mem((VP)(siopinib->ric_addr), DISABLE_LEVEL);
|
---|
| 220 |
|
---|
| 221 | /* éåä¿¡ç¦æ¢ */
|
---|
| 222 | siopcb->uc1 = C1_DEF;
|
---|
| 223 | sil_wrb_mem((VP)(siopinib->cntrl_addr+TADR_SFR_UC1_OFFSET), siopcb->uc1);
|
---|
| 224 |
|
---|
| 225 | /* ã·ãªã¢ã«ã¢ã¸ã¥ã¼ã«ãç¡å¹ã«ãã */
|
---|
| 226 | sil_wrb_mem((VP)(siopinib->cntrl_addr+TADR_SFR_UMR_OFFSET), MR_DISABLE_DEF);
|
---|
| 227 | }
|
---|
| 228 |
|
---|
| 229 | /*
|
---|
| 230 | * ã·ãªã¢ã«I/Oãã¼ãã¸ã®æåéä¿¡
|
---|
| 231 | */
|
---|
| 232 | BOOL
|
---|
| 233 | sfruart_snd_chr(SIOPCB *siopcb, char c)
|
---|
| 234 | {
|
---|
| 235 | if(sil_reb_mem((VP)(siopcb->siopinib->cntrl_addr+TADR_SFR_UC1_OFFSET)) & TBIT_UiC1_TI){
|
---|
| 236 | sil_wrb_mem((VP)(siopcb->siopinib->cntrl_addr+TADR_SFR_UTB_OFFSET), c);
|
---|
| 237 | return(TRUE);
|
---|
| 238 | }
|
---|
| 239 | return(FALSE);
|
---|
| 240 | }
|
---|
| 241 |
|
---|
| 242 | /*
|
---|
| 243 | * ã·ãªã¢ã«I/Oãã¼ãããã®æååä¿¡
|
---|
| 244 | */
|
---|
| 245 | INT
|
---|
| 246 | sfruart_rcv_chr(SIOPCB *siopcb)
|
---|
| 247 | {
|
---|
| 248 | if(sil_reb_mem((VP)(siopcb->siopinib->cntrl_addr+TADR_SFR_UC1_OFFSET)) & TBIT_UiC1_RI){
|
---|
| 249 | return((INT)sil_reb_mem((VP)(siopcb->siopinib->cntrl_addr+TADR_SFR_URB_OFFSET)));
|
---|
| 250 | }
|
---|
| 251 | return(-1);
|
---|
| 252 | }
|
---|
| 253 |
|
---|
| 254 | /*
|
---|
| 255 | * ã·ãªã¢ã«I/Oãã¼ãããã®ã³ã¼ã«ããã¯ã®è¨±å¯
|
---|
| 256 | */
|
---|
| 257 | void
|
---|
| 258 | sfruart_ena_cbr(SIOPCB *siopcb, UINT cbrtn)
|
---|
| 259 | {
|
---|
| 260 | switch (cbrtn) {
|
---|
| 261 | case SIO_ERDY_SND:
|
---|
| 262 | siopcb->uc1 |= TBIT_UiC1_TE;
|
---|
| 263 | sil_wrb_mem((VP)(siopcb->siopinib->cntrl_addr+TADR_SFR_UC1_OFFSET), siopcb->uc1);
|
---|
| 264 | break;
|
---|
| 265 | case SIO_ERDY_RCV:
|
---|
| 266 | siopcb->uc1 |= TBIT_UiC1_RE;
|
---|
| 267 | sil_wrb_mem((VP)(siopcb->siopinib->cntrl_addr+TADR_SFR_UC1_OFFSET), siopcb->uc1);
|
---|
| 268 | break;
|
---|
| 269 | default:
|
---|
| 270 | break;
|
---|
| 271 | }
|
---|
| 272 | }
|
---|
| 273 |
|
---|
| 274 | /*
|
---|
| 275 | * ã·ãªã¢ã«I/Oãã¼ãããã®ã³ã¼ã«ããã¯ã®ç¦æ¢
|
---|
| 276 | */
|
---|
| 277 | void
|
---|
| 278 | sfruart_dis_cbr(SIOPCB *siopcb, UINT cbrtn)
|
---|
| 279 | {
|
---|
| 280 | switch (cbrtn) {
|
---|
| 281 | case SIO_ERDY_SND:
|
---|
| 282 | siopcb->uc1 &= ~TBIT_UiC1_TE;
|
---|
| 283 | sil_wrb_mem((VP)(siopcb->siopinib->cntrl_addr+TADR_SFR_UC1_OFFSET), siopcb->uc1);
|
---|
| 284 | break;
|
---|
| 285 | case SIO_ERDY_RCV:
|
---|
| 286 | siopcb->uc1 &= ~TBIT_UiC1_RE;
|
---|
| 287 | sil_wrb_mem((VP)(siopcb->siopinib->cntrl_addr+TADR_SFR_UC1_OFFSET), siopcb->uc1);
|
---|
| 288 | break;
|
---|
| 289 | default:
|
---|
| 290 | break;
|
---|
| 291 | }
|
---|
| 292 | }
|
---|
| 293 |
|
---|
| 294 | /*
|
---|
| 295 | * uart0ããã®åä¿¡å²è¾¼ã¿
|
---|
| 296 | */
|
---|
| 297 | void serial_in_handler1(void)
|
---|
| 298 | {
|
---|
| 299 | SIOPCB *siopcb = &siopcb_table[0];
|
---|
| 300 | if((siopcb->uc1 & TBIT_UiC1_RE) != 0) {
|
---|
| 301 | /*
|
---|
| 302 | * åä¿¡éç¥ã³ã¼ã«ããã¯ã«ã¼ãã³ãå¼ã³åºãï¼
|
---|
| 303 | */
|
---|
| 304 | sfruart_ierdy_rcv(siopcb->exinf);
|
---|
| 305 | }
|
---|
| 306 | }
|
---|
| 307 |
|
---|
| 308 | /*
|
---|
| 309 | * uart0ããã®éä¿¡å²è¾¼ã¿
|
---|
| 310 | */
|
---|
| 311 | void serial_out_handler1(void)
|
---|
| 312 | {
|
---|
| 313 | SIOPCB *siopcb = &siopcb_table[0];
|
---|
| 314 |
|
---|
| 315 | if((siopcb->uc1 & TBIT_UiC1_TE) != 0) {
|
---|
| 316 | /*
|
---|
| 317 | * éä¿¡å¯è½ã³ã¼ã«ããã¯ã«ã¼ãã³ãå¼ã³åºãï¼
|
---|
| 318 | */
|
---|
| 319 | sfruart_ierdy_snd(siopcb->exinf);
|
---|
| 320 | }
|
---|
| 321 | }
|
---|
| 322 |
|
---|
| 323 | #if TNUM_SIOP > 1
|
---|
| 324 | /*
|
---|
| 325 | * uart1ããã®åä¿¡å²è¾¼ã¿
|
---|
| 326 | */
|
---|
| 327 | void serial_in_handler2(void)
|
---|
| 328 | {
|
---|
| 329 | SIOPCB *siopcb = &siopcb_table[1];
|
---|
| 330 | if((siopcb->uc1 & TBIT_UiC1_RE) != 0){
|
---|
| 331 | /*
|
---|
| 332 | * åä¿¡éç¥ã³ã¼ã«ããã¯ã«ã¼ãã³ãå¼ã³åºãï¼
|
---|
| 333 | */
|
---|
| 334 | sfruart_ierdy_rcv(siopcb->exinf);
|
---|
| 335 | }
|
---|
| 336 | }
|
---|
| 337 |
|
---|
| 338 | /*
|
---|
| 339 | * uart1ããã®éä¿¡å²è¾¼ã¿
|
---|
| 340 | */
|
---|
| 341 | void serial_out_handler2(void)
|
---|
| 342 | {
|
---|
| 343 | SIOPCB *siopcb = &siopcb_table[1];
|
---|
| 344 | if((siopcb->uc1 & TBIT_UiC1_TE) != 0) {
|
---|
| 345 | /*
|
---|
| 346 | * éä¿¡å¯è½ã³ã¼ã«ããã¯ã«ã¼ãã³ãå¼ã³åºãï¼
|
---|
| 347 | */
|
---|
| 348 | sfruart_ierdy_snd(siopcb->exinf);
|
---|
| 349 | }
|
---|
| 350 | }
|
---|
| 351 | #endif
|
---|