| 1 | /*
|
|---|
| 2 | * TOPPERS/JSP Kernel
|
|---|
| 3 | * Toyohashi Open Platform for Embedded Real-Time Systems/
|
|---|
| 4 | * Just Standard Profile Kernel
|
|---|
| 5 | *
|
|---|
| 6 | * Copyright (C) 2000-2003 by Embedded and Real-Time Systems Laboratory
|
|---|
| 7 | * Toyohashi Univ. of Technology, JAPAN
|
|---|
| 8 | *
|
|---|
| 9 | * Copyright (C) 2005-2007 by Y.D.K.Co.,LTD Technologies company
|
|---|
| 10 | *
|
|---|
| 11 | * ä¸è¨èä½æ¨©è
|
|---|
| 12 | ã¯ï¼ä»¥ä¸ã® (1)ã(4) ã®æ¡ä»¶ãï¼Free Software Foundation
|
|---|
| 13 | * ã«ãã£ã¦å
|
|---|
| 14 | ¬è¡¨ããã¦ãã GNU General Public License ã® Version 2 ã«è¨
|
|---|
| 15 | * è¿°ããã¦ããæ¡ä»¶ãæºããå ´åã«éãï¼æ¬ã½ããã¦ã§ã¢ï¼æ¬ã½ããã¦ã§ã¢
|
|---|
| 16 | * ãæ¹å¤ãããã®ãå«ãï¼ä»¥ä¸åãï¼ã使ç¨ã»è¤è£½ã»æ¹å¤ã»åé
|
|---|
| 17 | å¸ï¼ä»¥ä¸ï¼
|
|---|
| 18 | * å©ç¨ã¨å¼ã¶ï¼ãããã¨ãç¡åã§è¨±è«¾ããï¼
|
|---|
| 19 | * (1) æ¬ã½ããã¦ã§ã¢ãã½ã¼ã¹ã³ã¼ãã®å½¢ã§å©ç¨ããå ´åã«ã¯ï¼ä¸è¨ã®èä½
|
|---|
| 20 | * 権表示ï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨ã®ç¡ä¿è¨¼è¦å®ãï¼ãã®ã¾ã¾ã®å½¢ã§ã½ã¼
|
|---|
| 21 | * ã¹ã³ã¼ãä¸ã«å«ã¾ãã¦ãããã¨ï¼
|
|---|
| 22 | * (2) æ¬ã½ããã¦ã§ã¢ãï¼ã©ã¤ãã©ãªå½¢å¼ãªã©ï¼ä»ã®ã½ããã¦ã§ã¢éçºã«ä½¿
|
|---|
| 23 | * ç¨ã§ããå½¢ã§åé
|
|---|
| 24 | å¸ããå ´åã«ã¯ï¼åé
|
|---|
| 25 | å¸ã«ä¼´ãããã¥ã¡ã³ãï¼å©ç¨
|
|---|
| 26 | * è
|
|---|
| 27 | ããã¥ã¢ã«ãªã©ï¼ã«ï¼ä¸è¨ã®èä½æ¨©è¡¨ç¤ºï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨
|
|---|
| 28 | * ã®ç¡ä¿è¨¼è¦å®ãæ²è¼ãããã¨ï¼
|
|---|
| 29 | * (3) æ¬ã½ããã¦ã§ã¢ãï¼æ©å¨ã«çµã¿è¾¼ããªã©ï¼ä»ã®ã½ããã¦ã§ã¢éçºã«ä½¿
|
|---|
| 30 | * ç¨ã§ããªãå½¢ã§åé
|
|---|
| 31 | å¸ããå ´åã«ã¯ï¼æ¬¡ã®ããããã®æ¡ä»¶ãæºããã
|
|---|
| 32 | * ã¨ï¼
|
|---|
| 33 | * (a) åé
|
|---|
| 34 | å¸ã«ä¼´ãããã¥ã¡ã³ãï¼å©ç¨è
|
|---|
| 35 | ããã¥ã¢ã«ãªã©ï¼ã«ï¼ä¸è¨ã®è
|
|---|
| 36 | * ä½æ¨©è¡¨ç¤ºï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨ã®ç¡ä¿è¨¼è¦å®ãæ²è¼ãããã¨ï¼
|
|---|
| 37 | * (b) åé
|
|---|
| 38 | å¸ã®å½¢æ
|
|---|
| 39 | ãï¼å¥ã«å®ããæ¹æ³ã«ãã£ã¦ï¼TOPPERSããã¸ã§ã¯ãã«
|
|---|
| 40 | * å ±åãããã¨ï¼
|
|---|
| 41 | * (4) æ¬ã½ããã¦ã§ã¢ã®å©ç¨ã«ããç´æ¥çã¾ãã¯éæ¥çã«çãããããªãæ
|
|---|
| 42 | * 害ãããï¼ä¸è¨èä½æ¨©è
|
|---|
| 43 | ããã³TOPPERSããã¸ã§ã¯ããå
|
|---|
| 44 | 責ãããã¨ï¼
|
|---|
| 45 | *
|
|---|
| 46 | * æ¬ã½ããã¦ã§ã¢ã¯ï¼ç¡ä¿è¨¼ã§æä¾ããã¦ãããã®ã§ããï¼ä¸è¨èä½æ¨©è
|
|---|
| 47 | ã
|
|---|
| 48 | * ãã³TOPPERSããã¸ã§ã¯ãã¯ï¼æ¬ã½ããã¦ã§ã¢ã«é¢ãã¦ï¼ãã®é©ç¨å¯è½æ§ã
|
|---|
| 49 | * å«ãã¦ï¼ãããªãä¿è¨¼ãè¡ããªãï¼ã¾ãï¼æ¬ã½ããã¦ã§ã¢ã®å©ç¨ã«ããç´
|
|---|
| 50 | * æ¥çã¾ãã¯éæ¥çã«çãããããªãæ害ã«é¢ãã¦ãï¼ãã®è²¬ä»»ãè² ããªãï¼
|
|---|
| 51 | *
|
|---|
| 52 | * @(#) $Id: sys_config.c,v 1.2 2007/05/21 01:33:50 honda Exp $
|
|---|
| 53 | */
|
|---|
| 54 |
|
|---|
| 55 | /*
|
|---|
| 56 | * ã¿ã¼ã²ããã·ã¹ãã ä¾åã¢ã¸ã¥ã¼ã«
|
|---|
| 57 | */
|
|---|
| 58 |
|
|---|
| 59 | #include "jsp_kernel.h"
|
|---|
| 60 | #include <ns9360.h>
|
|---|
| 61 |
|
|---|
| 62 |
|
|---|
| 63 | /*
|
|---|
| 64 | * GPIO Setup
|
|---|
| 65 | */
|
|---|
| 66 | static void cpuSetupGPIO(void);
|
|---|
| 67 | /*
|
|---|
| 68 | * CS0 Setup
|
|---|
| 69 | */
|
|---|
| 70 | static void cpuSetupCS0(void);
|
|---|
| 71 | /*
|
|---|
| 72 | * CS2 Setup
|
|---|
| 73 | */
|
|---|
| 74 | static void cpuSetupCS2(void);
|
|---|
| 75 | /*
|
|---|
| 76 | * CS3 Setup
|
|---|
| 77 | */
|
|---|
| 78 | static void cpuSetupCS3(void);
|
|---|
| 79 | /*
|
|---|
| 80 | * CS5 Setup
|
|---|
| 81 | */
|
|---|
| 82 | static void cpuSetupCS5(void);
|
|---|
| 83 | /*
|
|---|
| 84 | * CS6 Setup
|
|---|
| 85 | */
|
|---|
| 86 | static void cpuSetupCS6(void);
|
|---|
| 87 | /*
|
|---|
| 88 | * CS7 Setup
|
|---|
| 89 | */
|
|---|
| 90 | static void cpuSetupCS7(void);
|
|---|
| 91 |
|
|---|
| 92 |
|
|---|
| 93 | /*
|
|---|
| 94 | * å²è¾¼ã¿ãã³ãã©ç»é²ç¨ãã¼ãã«
|
|---|
| 95 | */
|
|---|
| 96 | FP int_table[MAX_INT_NUM];
|
|---|
| 97 | UW int_mask_table[MAX_INT_NUM];
|
|---|
| 98 |
|
|---|
| 99 | /*
|
|---|
| 100 | * IRQã¨INT IDã®å¯¾å¿ãã¼ãã«ãIRQã«å¯¾å¿ããINT IDãè¨å®ããã
|
|---|
| 101 | * ãã®ãã¼ãã«ã®ãã¼ã¿ãããIntConfigRegistarãè¨å®ããã
|
|---|
| 102 | * æªä½¿ç¨ã®IRQã«ã¯INT_ID_NONEãã»ãããã
|
|---|
| 103 | */
|
|---|
| 104 | const UW int_id_table[] = {
|
|---|
| 105 | INT_ID_NONE, /* IRQ0 INT ID : unuse */
|
|---|
| 106 | INT_ID_NONE, /* IRQ1 INT ID : unuse */
|
|---|
| 107 | INT_ID_NONE, /* IRQ2 INT ID : unuse */
|
|---|
| 108 | INT_ID_NONE, /* IRQ3 INT ID : unuse */
|
|---|
| 109 | INT_ID_TIMER0, /* IRQ4 INT ID : TIMER 0 Interrupt */
|
|---|
| 110 | INT_ID_NONE, /* IRQ5 INT ID : unuse */
|
|---|
| 111 | INT_ID_NONE, /* IRQ6 INT ID : unuse */
|
|---|
| 112 | INT_ID_NONE, /* IRQ7 INT ID : unuse */
|
|---|
| 113 | INT_ID_BBUS_INT, /* IRQ8 INT ID : BBus Aggregate Interrupt */
|
|---|
| 114 | INT_ID_NONE, /* IRQ9 INT ID : unuse */
|
|---|
| 115 | INT_ID_NONE, /* IRQ10 INT ID : unuse */
|
|---|
| 116 | INT_ID_NONE, /* IRQ11 INT ID : unuse */
|
|---|
| 117 | INT_ID_NONE, /* IRQ12 INT ID : unuse */
|
|---|
| 118 | INT_ID_NONE, /* IRQ13 INT ID : unuse */
|
|---|
| 119 | INT_ID_NONE, /* IRQ14 INT ID : unuse */
|
|---|
| 120 | INT_ID_NONE, /* IRQ15 INT ID : unuse */
|
|---|
| 121 | INT_ID_NONE, /* IRQ16 INT ID : unuse */
|
|---|
| 122 | INT_ID_NONE, /* IRQ17 INT ID : unuse */
|
|---|
| 123 | INT_ID_NONE, /* IRQ18 INT ID : unuse */
|
|---|
| 124 | INT_ID_NONE, /* IRQ19 INT ID : unuse */
|
|---|
| 125 | INT_ID_NONE, /* IRQ20 INT ID : unuse */
|
|---|
| 126 | INT_ID_NONE, /* IRQ21 INT ID : unuse */
|
|---|
| 127 | INT_ID_NONE, /* IRQ22 INT ID : unuse */
|
|---|
| 128 | INT_ID_NONE, /* IRQ23 INT ID : unuse */
|
|---|
| 129 | INT_ID_NONE, /* IRQ24 INT ID : unuse */
|
|---|
| 130 | INT_ID_NONE, /* IRQ25 INT ID : unuse */
|
|---|
| 131 | INT_ID_NONE, /* IRQ26 INT ID : unuse */
|
|---|
| 132 | INT_ID_NONE, /* IRQ27 INT ID : unuse */
|
|---|
| 133 | INT_ID_NONE, /* IRQ28 INT ID : unuse */
|
|---|
| 134 | INT_ID_NONE, /* IRQ29 INT ID : unuse */
|
|---|
| 135 | INT_ID_NONE, /* IRQ30 INT ID : unuse */
|
|---|
| 136 | INT_ID_NONE, /* IRQ31 INT ID : unuse */
|
|---|
| 137 | INT_ID_NONE, /* IRQ32 INT ID : unuse */
|
|---|
| 138 | INT_ID_NONE, /* IRQ33 INT ID : unuse */
|
|---|
| 139 | INT_ID_NONE, /* IRQ34 INT ID : unuse */
|
|---|
| 140 | INT_ID_NONE, /* IRQ35 INT ID : unuse */
|
|---|
| 141 | INT_ID_NONE, /* IRQ36 INT ID : unuse */
|
|---|
| 142 | INT_ID_NONE, /* IRQ37 INT ID : unuse */
|
|---|
| 143 | INT_ID_NONE, /* IRQ38 INT ID : unuse */
|
|---|
| 144 | INT_ID_NONE, /* IRQ39 INT ID : unuse */
|
|---|
| 145 | INT_ID_NONE, /* IRQ40 INT ID : unuse */
|
|---|
| 146 | INT_ID_NONE, /* IRQ41 INT ID : unuse */
|
|---|
| 147 | INT_ID_NONE, /* IRQ42 INT ID : unuse */
|
|---|
| 148 | INT_ID_NONE, /* IRQ43 INT ID : unuse */
|
|---|
| 149 | INT_ID_NONE, /* IRQ44 INT ID : unuse */
|
|---|
| 150 | INT_ID_NONE, /* IRQ45 INT ID : unuse */
|
|---|
| 151 | INT_ID_NONE, /* IRQ46 INT ID : unuse */
|
|---|
| 152 | INT_ID_NONE, /* IRQ47 INT ID : unuse */
|
|---|
| 153 | INT_ID_NONE, /* IRQ48 INT ID : unuse */
|
|---|
| 154 | INT_ID_NONE, /* IRQ49 INT ID : unuse */
|
|---|
| 155 | INT_ID_NONE, /* IRQ50 INT ID : unuse */
|
|---|
| 156 | INT_ID_NONE, /* IRQ51 INT ID : unuse */
|
|---|
| 157 | INT_ID_NONE, /* IRQ52 INT ID : unuse */
|
|---|
| 158 | INT_ID_NONE, /* IRQ53 INT ID : unuse */
|
|---|
| 159 | INT_ID_NONE, /* IRQ54 INT ID : unuse */
|
|---|
| 160 | INT_ID_NONE, /* IRQ55 INT ID : unuse */
|
|---|
| 161 | INT_ID_SERC_TX, /* IRQ56 INT ID : SER C Tx Interrupt */
|
|---|
| 162 | INT_ID_SERC_RX, /* IRQ57 INT ID : SER C Rx Interrupt */
|
|---|
| 163 | INT_ID_SERA_TX, /* IRQ58 INT ID : SER A Tx Interrupt */
|
|---|
| 164 | INT_ID_SERA_RX, /* IRQ59 INT ID : SER A Rx Interrupt */
|
|---|
| 165 | INT_ID_NONE, /* IRQ60 INT ID : unuse */
|
|---|
| 166 | INT_ID_NONE, /* IRQ61 INT ID : unuse */
|
|---|
| 167 | INT_ID_NONE, /* IRQ62 INT ID : unuse */
|
|---|
| 168 | INT_ID_NONE /* IRQ63 INT ID : unuse */
|
|---|
| 169 | };
|
|---|
| 170 |
|
|---|
| 171 |
|
|---|
| 172 | /*--- GPIO è¨å®æ
|
|---|
| 173 | å ± ---*/
|
|---|
| 174 | /*
|
|---|
| 175 | **** Control Registers ****
|
|---|
| 176 | */
|
|---|
| 177 | /* Control Registers #1 (GPIO[0]ã[31]) */
|
|---|
| 178 | const UW BbusGpio_ContSts1 = (BBUS_GPIO_CONT_STS1_GPIO2 | BBUS_GPIO_CONT_STS1_GPIO16);
|
|---|
| 179 |
|
|---|
| 180 | /* Control Registers #2 (GPIO[32]ã[63]) */
|
|---|
| 181 | const UW BbusGpio_ContSts2 = (BBUS_GPIO_CONT_STS2_GPIO36 | BBUS_GPIO_CONT_STS2_GPIO37
|
|---|
| 182 | | BBUS_GPIO_CONT_STS2_GPIO38 | BBUS_GPIO_CONT_STS2_GPIO39);
|
|---|
| 183 |
|
|---|
| 184 | /* Control Registers #3 (GPIO[64]ã[72]) */
|
|---|
| 185 | const UW BbusGpio_ContSts3 = 0;
|
|---|
| 186 |
|
|---|
| 187 | /*
|
|---|
| 188 | **** Configration Registers ****
|
|---|
| 189 | */
|
|---|
| 190 |
|
|---|
| 191 | /* Configration Registers #1 (GPIO[0]ã[7]) */
|
|---|
| 192 | const UW BbusGpio_Config1 = (BBUS_GPIO_CONFIG1_GPIO0 | BBUS_GPIO_CONFIG1_GPIO1
|
|---|
| 193 | | BBUS_GPIO_CONFIG1_GPIO2 | BBUS_GPIO_CONFIG1_GPIO3
|
|---|
| 194 | | BBUS_GPIO_CONFIG1_GPIO4 | BBUS_GPIO_CONFIG1_GPIO5
|
|---|
| 195 | | BBUS_GPIO_CONFIG1_GPIO6 | BBUS_GPIO_CONFIG1_GPIO7);
|
|---|
| 196 |
|
|---|
| 197 | /* Configration Registers #2 (GPIO[8]ã[15]) */
|
|---|
| 198 | const UW BbusGpio_Config2 = (BBUS_GPIO_CONFIG2_GPIO8 | BBUS_GPIO_CONFIG2_GPIO9
|
|---|
| 199 | | BBUS_GPIO_CONFIG2_GPIO10 | BBUS_GPIO_CONFIG2_GPIO11
|
|---|
| 200 | | BBUS_GPIO_CONFIG2_GPIO12 | BBUS_GPIO_CONFIG2_GPIO13
|
|---|
| 201 | | BBUS_GPIO_CONFIG2_GPIO14 | BBUS_GPIO_CONFIG2_GPIO15);
|
|---|
| 202 |
|
|---|
| 203 | /* Configration Registers #3 (GPIO[16]ã[23]) */
|
|---|
| 204 | const UW BbusGpio_Config3 = (BBUS_GPIO_CONFIG3_GPIO16 | BBUS_GPIO_CONFIG3_GPIO17
|
|---|
| 205 | | BBUS_GPIO_CONFIG3_GPIO18 | BBUS_GPIO_CONFIG3_GPIO19
|
|---|
| 206 | | BBUS_GPIO_CONFIG3_GPIO20 | BBUS_GPIO_CONFIG3_GPIO21
|
|---|
| 207 | | BBUS_GPIO_CONFIG3_GPIO22 | BBUS_GPIO_CONFIG3_GPIO23);
|
|---|
| 208 |
|
|---|
| 209 | /* Configration Registers #4 (GPIO[24]ã[31]) */
|
|---|
| 210 | const UW BbusGpio_Config4 = (BBUS_GPIO_CONFIG4_GPIO24 | BBUS_GPIO_CONFIG4_GPIO25
|
|---|
| 211 | | BBUS_GPIO_CONFIG4_GPIO26 | BBUS_GPIO_CONFIG4_GPIO27
|
|---|
| 212 | | BBUS_GPIO_CONFIG4_GPIO28 | BBUS_GPIO_CONFIG4_GPIO29
|
|---|
| 213 | | BBUS_GPIO_CONFIG4_GPIO30 | BBUS_GPIO_CONFIG4_GPIO31);
|
|---|
| 214 |
|
|---|
| 215 | /* Configration Registers #5 (GPIO[32]ã[39]) */
|
|---|
| 216 | const UW BbusGpio_Config5 = (BBUS_GPIO_CONFIG5_GPIO32 | BBUS_GPIO_CONFIG5_GPIO33
|
|---|
| 217 | | BBUS_GPIO_CONFIG5_GPIO34 | BBUS_GPIO_CONFIG5_GPIO35
|
|---|
| 218 | | BBUS_GPIO_CONFIG5_GPIO36 | BBUS_GPIO_CONFIG5_GPIO37
|
|---|
| 219 | | BBUS_GPIO_CONFIG5_GPIO38 | BBUS_GPIO_CONFIG5_GPIO39);
|
|---|
| 220 |
|
|---|
| 221 | /* Configration Registers #6 (GPIO[40]ã[47]) */
|
|---|
| 222 | const UW BbusGpio_Config6 = (BBUS_GPIO_CONFIG6_GPIO40 | BBUS_GPIO_CONFIG6_GPIO41
|
|---|
| 223 | | BBUS_GPIO_CONFIG6_GPIO42 | BBUS_GPIO_CONFIG6_GPIO43
|
|---|
| 224 | | BBUS_GPIO_CONFIG6_GPIO44 | BBUS_GPIO_CONFIG6_GPIO45
|
|---|
| 225 | | BBUS_GPIO_CONFIG6_GPIO46 | BBUS_GPIO_CONFIG6_GPIO47);
|
|---|
| 226 |
|
|---|
| 227 | /* Configration Registers #7 (GPIO[48]ã[55]) */
|
|---|
| 228 | const UW BbusGpio_Config7 = (BBUS_GPIO_CONFIG7_GPIO48 | BBUS_GPIO_CONFIG7_GPIO49
|
|---|
| 229 | | BBUS_GPIO_CONFIG7_GPIO50 | BBUS_GPIO_CONFIG7_GPIO51
|
|---|
| 230 | | BBUS_GPIO_CONFIG7_GPIO52 | BBUS_GPIO_CONFIG7_GPIO53
|
|---|
| 231 | | BBUS_GPIO_CONFIG7_GPIO54 | BBUS_GPIO_CONFIG7_GPIO55);
|
|---|
| 232 |
|
|---|
| 233 | /* Configration Registers #8 (GPIO[56]ã[63]) */
|
|---|
| 234 | const UW BbusGpio_Config8 = (BBUS_GPIO_CONFIG8_GPIO56 | BBUS_GPIO_CONFIG8_GPIO57
|
|---|
| 235 | | BBUS_GPIO_CONFIG8_GPIO58 | BBUS_GPIO_CONFIG8_GPIO59
|
|---|
| 236 | | BBUS_GPIO_CONFIG8_GPIO60 | BBUS_GPIO_CONFIG8_GPIO61
|
|---|
| 237 | | BBUS_GPIO_CONFIG8_GPIO62 | BBUS_GPIO_CONFIG8_GPIO63);
|
|---|
| 238 |
|
|---|
| 239 | /* Configration Registers #9 (GPIO[64]ã[71]) */
|
|---|
| 240 | const UW BbusGpio_Config9 = (BBUS_GPIO_CONFIG9_GPIO64 | BBUS_GPIO_CONFIG9_GPIO65
|
|---|
| 241 | | BBUS_GPIO_CONFIG9_GPIO66 | BBUS_GPIO_CONFIG9_GPIO67
|
|---|
| 242 | | BBUS_GPIO_CONFIG9_GPIO68 | BBUS_GPIO_CONFIG9_GPIO69
|
|---|
| 243 | | BBUS_GPIO_CONFIG9_GPIO70 | BBUS_GPIO_CONFIG9_GPIO71);
|
|---|
| 244 |
|
|---|
| 245 | /* Configration Registers #10 (GPIO[72]) */
|
|---|
| 246 | const UW BbusGpio_Config10 = (BBUS_GPIO_CONFIG10_GPIO72);
|
|---|
| 247 |
|
|---|
| 248 |
|
|---|
| 249 | /*
|
|---|
| 250 | * ã¿ã¼ã²ããã·ã¹ãã ä¾åã®åæå
|
|---|
| 251 | */
|
|---|
| 252 | void
|
|---|
| 253 | sys_initialize()
|
|---|
| 254 | {
|
|---|
| 255 | /*
|
|---|
| 256 | * ARMã®ãã¯ã¿ãã¼ãã«ã¸å²è¾¼ã¿ãã³ãã©ãç»é²
|
|---|
| 257 | */
|
|---|
| 258 | arm_install_handler(IRQ_Number,IRQ_Handler);
|
|---|
| 259 |
|
|---|
| 260 | /*
|
|---|
| 261 | * sys_putc ãå¯è½ã«ãªãããã«UARTãåæå
|
|---|
| 262 | */
|
|---|
| 263 | uart_init(LOGTASK_PORTID);
|
|---|
| 264 | /*
|
|---|
| 265 | * BBusã®å²è¾¼ã¿è¨±å¯
|
|---|
| 266 | */
|
|---|
| 267 | sil_wrw_mem((VP)BBBIE_REG, sil_rew_mem((VP)BBBIE_REG) | BBBI_GLBL);
|
|---|
| 268 | }
|
|---|
| 269 |
|
|---|
| 270 |
|
|---|
| 271 | /*
|
|---|
| 272 | * ã¿ã¼ã²ããã·ã¹ãã ã®çµäº
|
|---|
| 273 | */
|
|---|
| 274 | void
|
|---|
| 275 | sys_exit(void)
|
|---|
| 276 | {
|
|---|
| 277 | syslog(LOG_EMERG, "End Kernel.....!");
|
|---|
| 278 | while(1);
|
|---|
| 279 | }
|
|---|
| 280 |
|
|---|
| 281 |
|
|---|
| 282 | /*
|
|---|
| 283 | * ã¿ã¼ã²ããã·ã¹ãã ã®æååºå
|
|---|
| 284 | */
|
|---|
| 285 | void
|
|---|
| 286 | sys_putc(char c)
|
|---|
| 287 | {
|
|---|
| 288 | if (c == '\n') {
|
|---|
| 289 | uart_putc('\r');
|
|---|
| 290 | }
|
|---|
| 291 | uart_putc(c);
|
|---|
| 292 | }
|
|---|
| 293 |
|
|---|
| 294 |
|
|---|
| 295 | /*
|
|---|
| 296 | * å²è¾¼ã¿ãã³ãã©ã®è¨å®
|
|---|
| 297 | *
|
|---|
| 298 | * å²è¾¼ã¿çªå· inhno ã®å²è¾¼ã¿ãã³ãã©ã®èµ·åçªå°ã inthdr ã«è¨å®ããï¼
|
|---|
| 299 | */
|
|---|
| 300 | void
|
|---|
| 301 | define_inh(INHNO inhno, FP inthdr)
|
|---|
| 302 | {
|
|---|
| 303 | VW reg;
|
|---|
| 304 |
|
|---|
| 305 | assert(inhno < MAX_INT_NUM);
|
|---|
| 306 | int_table[inhno] = inthdr;
|
|---|
| 307 |
|
|---|
| 308 | if(INT_ID_BBUS_F > inhno)
|
|---|
| 309 | {
|
|---|
| 310 | /*
|
|---|
| 311 | * BBusBridgeçµç±ã§ã¯ãªãå²è¾¼ã¿ã®ç»é²
|
|---|
| 312 | */
|
|---|
| 313 | sil_wrw_mem((VP)(IVARV_REG+inhno*4),(VW)inthdr); /* Interruput Vector Reg ã®è¨å® */
|
|---|
| 314 |
|
|---|
| 315 | /* IntConfigRegã®è¨å® */
|
|---|
| 316 | reg = sil_rew_mem((VP)((INT_CONFIG_REG+inhno)&0xfffffffc));
|
|---|
| 317 | reg &= ~(0xff000000 >> (inhno%4)*8);
|
|---|
| 318 | reg |= ((int_id_table[inhno] | INT_CFG_BIT_IT)<<24) >> ((inhno%4)*8);
|
|---|
| 319 | sil_wrw_mem((VP)((INT_CONFIG_REG+inhno)&0xfffffffc), reg);
|
|---|
| 320 | }
|
|---|
| 321 | }
|
|---|
| 322 |
|
|---|
| 323 |
|
|---|
| 324 | /*
|
|---|
| 325 | * å²è¾¼ã¿ãã³ãã©èµ·åæã«å²è¾¼ã¿ã³ã³ããã¼ã©ã¼ã«ã»ãããããã¹ã¯å¤ãè¨å®ï¼
|
|---|
| 326 | */
|
|---|
| 327 | void
|
|---|
| 328 | define_inh_mask(INHNO inhno, UW mask)
|
|---|
| 329 | {
|
|---|
| 330 | assert(inhno < MAX_INT_NUM);
|
|---|
| 331 | int_mask_table[inhno] = mask;
|
|---|
| 332 | }
|
|---|
| 333 |
|
|---|
| 334 |
|
|---|
| 335 | /*
|
|---|
| 336 | * æªå®ç¾©ã®å²è¾¼ã¿ãå
|
|---|
| 337 | ¥ã£ãå ´åã®å¦ç
|
|---|
| 338 | */
|
|---|
| 339 | void
|
|---|
| 340 | undef_interrupt(){
|
|---|
| 341 | syslog(LOG_EMERG, "Unregistered Interrupt occurs.");
|
|---|
| 342 | while(1);
|
|---|
| 343 | }
|
|---|
| 344 |
|
|---|
| 345 | /*
|
|---|
| 346 | * BBuså²è¾¼ã¿ãµã¼ãã¹ã«ã¼ãã³
|
|---|
| 347 | */
|
|---|
| 348 | void
|
|---|
| 349 | BBus_isr()
|
|---|
| 350 | {
|
|---|
| 351 | UW i;
|
|---|
| 352 | UW int_sts;
|
|---|
| 353 |
|
|---|
| 354 | int_sts = sil_rew_mem((VP)(BBBIS_REG)) & BBBIS_MASK;
|
|---|
| 355 | for( i = INT_ID_BBUS_F ; i < MAX_INT_NUM ; ++i )
|
|---|
| 356 | {
|
|---|
| 357 | if(int_sts & 0x80000000)
|
|---|
| 358 | {
|
|---|
| 359 | if(0 == int_table[i])
|
|---|
| 360 | {
|
|---|
| 361 | undef_interrupt();
|
|---|
| 362 | }
|
|---|
| 363 | else
|
|---|
| 364 | {
|
|---|
| 365 | int_table[i]();
|
|---|
| 366 | }
|
|---|
| 367 | }
|
|---|
| 368 | int_sts <<= 1;
|
|---|
| 369 | }
|
|---|
| 370 | }
|
|---|
| 371 |
|
|---|
| 372 | /*
|
|---|
| 373 | * CSãGPIOè¨å®
|
|---|
| 374 | */
|
|---|
| 375 | void cpu_CsGpioInit(void)
|
|---|
| 376 | {
|
|---|
| 377 | BOOL debugger, software_restart;
|
|---|
| 378 | software_restart = 0;
|
|---|
| 379 | cpuSetupGPIO();
|
|---|
| 380 | *(UW*)(BBUS_GPIO_CONT1_REG) |= 0x10;
|
|---|
| 381 |
|
|---|
| 382 |
|
|---|
| 383 | /* ãªã¹ã¿ã¼ããã©ã°ã®åå¾ï¼ã»ãã */
|
|---|
| 384 | software_restart = ((~AHB_ABT_CFG_REG_restart) & sil_rew_mem((VP)AHB_ABT_CFG_REG));
|
|---|
| 385 | /* Restart Flag get */
|
|---|
| 386 |
|
|---|
| 387 | sil_wrw_mem((VP)AHB_ABT_CFG_REG , (AHB_ABT_CFG_REG_restart | sil_rew_mem((VP)AHB_ABT_CFG_REG)));
|
|---|
| 388 | /* Restart Flag set */
|
|---|
| 389 |
|
|---|
| 390 |
|
|---|
| 391 | /* ãããã°ãã©ã°ã®åå¾ */
|
|---|
| 392 | debugger = ((~AHB_ABT_CFG_REG_debug) & sil_rew_mem((VP)AHB_ABT_CFG_REG)); /* Debug Flag get */
|
|---|
| 393 |
|
|---|
| 394 | if (!software_restart)
|
|---|
| 395 | {
|
|---|
| 396 | /* Setup the GPIO ports. */
|
|---|
| 397 | cpuSetupGPIO();
|
|---|
| 398 |
|
|---|
| 399 | *(UW*)(BBUS_GPIO_CONT1_REG) |= 0x10;
|
|---|
| 400 |
|
|---|
| 401 | /* Enable Instruction Cache */
|
|---|
| 402 | cpuEnableICache();
|
|---|
| 403 |
|
|---|
| 404 | /* Setup the Static chip selects */
|
|---|
| 405 | cpuSetupCS0(); /* CS0 setup */
|
|---|
| 406 | cpuSetupCS2(); /* CS2 setup */
|
|---|
| 407 | cpuSetupCS3(); /* CS3 setup */
|
|---|
| 408 |
|
|---|
| 409 | /* Setup the Dynamic chip selects */
|
|---|
| 410 | cpuSetupCS5(); /* CS5 setup */
|
|---|
| 411 | cpuSetupCS6(); /* CS6 setup */
|
|---|
| 412 | cpuSetupCS7(); /* CS7 setup */
|
|---|
| 413 |
|
|---|
| 414 | }
|
|---|
| 415 | else
|
|---|
| 416 | {
|
|---|
| 417 | /* Setup the GPIO ports. */
|
|---|
| 418 | cpuSetupGPIO();
|
|---|
| 419 | ;
|
|---|
| 420 | cpuEnableICache();
|
|---|
| 421 | }
|
|---|
| 422 | return;
|
|---|
| 423 | }
|
|---|
| 424 |
|
|---|
| 425 |
|
|---|
| 426 | /*
|
|---|
| 427 | * CS0 Setup
|
|---|
| 428 | */
|
|---|
| 429 | static void cpuSetupCS0(void)
|
|---|
| 430 | {
|
|---|
| 431 | /*
|
|---|
| 432 | * ã¿ã¼ã²ããã«åããã¦åæåå¦çãè¨è¿°ãã
|
|---|
| 433 | * Bootãã¼ãã¼ã«ã¦è¨å®æ¸ã¿ã®å ´åãããã§ã®è¨å®ã¯ä¸è¦
|
|---|
| 434 | */
|
|---|
| 435 | }
|
|---|
| 436 | /*
|
|---|
| 437 | * CS2 Setup
|
|---|
| 438 | */
|
|---|
| 439 | static void cpuSetupCS2(void)
|
|---|
| 440 | {
|
|---|
| 441 | /*
|
|---|
| 442 | * ã¿ã¼ã²ããã«åããã¦åæåå¦çãè¨è¿°ãã
|
|---|
| 443 | * Bootãã¼ãã¼ã«ã¦è¨å®æ¸ã¿ã®å ´åãããã§ã®è¨å®ã¯ä¸è¦
|
|---|
| 444 | */
|
|---|
| 445 | }
|
|---|
| 446 | /*
|
|---|
| 447 | * CS3 Setup
|
|---|
| 448 | */
|
|---|
| 449 | static void cpuSetupCS3(void)
|
|---|
| 450 | {
|
|---|
| 451 | /*
|
|---|
| 452 | * ã¿ã¼ã²ããã«åããã¦åæåå¦çãè¨è¿°ãã
|
|---|
| 453 | * Bootãã¼ãã¼ã«ã¦è¨å®æ¸ã¿ã®å ´åãããã§ã®è¨å®ã¯ä¸è¦
|
|---|
| 454 | */
|
|---|
| 455 | }
|
|---|
| 456 | /*
|
|---|
| 457 | * CS5 Setup
|
|---|
| 458 | */
|
|---|
| 459 | static void cpuSetupCS5(void)
|
|---|
| 460 | {
|
|---|
| 461 | /*
|
|---|
| 462 | * ã¿ã¼ã²ããã«åããã¦åæåå¦çãè¨è¿°ãã
|
|---|
| 463 | * Bootãã¼ãã¼ã«ã¦è¨å®æ¸ã¿ã®å ´åãããã§ã®è¨å®ã¯ä¸è¦
|
|---|
| 464 | */
|
|---|
| 465 | }
|
|---|
| 466 | /*
|
|---|
| 467 | * CS6 Setup
|
|---|
| 468 | */
|
|---|
| 469 | static void cpuSetupCS6(void)
|
|---|
| 470 | {
|
|---|
| 471 | /*
|
|---|
| 472 | * ã¿ã¼ã²ããã«åããã¦åæåå¦çãè¨è¿°ãã
|
|---|
| 473 | * Bootãã¼ãã¼ã«ã¦è¨å®æ¸ã¿ã®å ´åãããã§ã®è¨å®ã¯ä¸è¦
|
|---|
| 474 | */
|
|---|
| 475 | }
|
|---|
| 476 | /*
|
|---|
| 477 | * CS7 Setup
|
|---|
| 478 | */
|
|---|
| 479 | static void cpuSetupCS7(void)
|
|---|
| 480 | {
|
|---|
| 481 | /*
|
|---|
| 482 | * ã¿ã¼ã²ããã«åããã¦åæåå¦çãè¨è¿°ãã
|
|---|
| 483 | * Bootãã¼ãã¼ã«ã¦è¨å®æ¸ã¿ã®å ´åãããã§ã®è¨å®ã¯ä¸è¦
|
|---|
| 484 | */
|
|---|
| 485 | }
|
|---|
| 486 |
|
|---|
| 487 | /*
|
|---|
| 488 | * GPIO Setup
|
|---|
| 489 | */
|
|---|
| 490 | static void cpuSetupGPIO(void)
|
|---|
| 491 | {
|
|---|
| 492 | UW config;
|
|---|
| 493 |
|
|---|
| 494 | /*
|
|---|
| 495 | **** Control Registers ****
|
|---|
| 496 | */
|
|---|
| 497 | /* 該å½pinãGPIOåºåã«è¨å®ããå ´åã«ããã©ã«ãåºåãæå®ãããå ´åã«ä»¥ä¸ãè¨è¿°ãã */
|
|---|
| 498 |
|
|---|
| 499 | /* Control Registers #1 (GPIO[0]ã[31]) */
|
|---|
| 500 | sil_wrw_mem((VP) BBUS_GPIO_CONT1_REG , BbusGpio_ContSts1);
|
|---|
| 501 |
|
|---|
| 502 | /* Control Registers #2 (GPIO[32]ã[63]) */
|
|---|
| 503 | sil_wrw_mem((VP) BBUS_GPIO_CONT2_REG , BbusGpio_ContSts2);
|
|---|
| 504 |
|
|---|
| 505 | /* Control Registers #3 (GPIO[64]ã[72]) */
|
|---|
| 506 | sil_wrw_mem((VP) BBUS_GPIO_CONT3_REG , BbusGpio_ContSts3);
|
|---|
| 507 |
|
|---|
| 508 | /*
|
|---|
| 509 | **** Configration Registers ****
|
|---|
| 510 | */
|
|---|
| 511 | /* Configration Registers #1 (GPIO[0]ã[7]) */
|
|---|
| 512 | sil_wrw_mem((VP) BBUS_GPIO_CONFIG1_REG , BbusGpio_Config1);
|
|---|
| 513 |
|
|---|
| 514 | /* Configration Registers #2 (GPIO[8]ã[15]) */
|
|---|
| 515 | sil_wrw_mem((VP) BBUS_GPIO_CONFIG2_REG , BbusGpio_Config2);
|
|---|
| 516 |
|
|---|
| 517 | /* Configration Registers #3 (GPIO[16]ã[23]) */
|
|---|
| 518 | sil_wrw_mem((VP) BBUS_GPIO_CONFIG3_REG , BbusGpio_Config3);
|
|---|
| 519 |
|
|---|
| 520 | /* Configration Registers #4 (GPIO[24]ã[31]) */
|
|---|
| 521 | sil_wrw_mem((VP) BBUS_GPIO_CONFIG4_REG , BbusGpio_Config4);
|
|---|
| 522 |
|
|---|
| 523 | /* Configration Registers #5 (GPIO[32]ã[39]) */
|
|---|
| 524 | sil_wrw_mem((VP) BBUS_GPIO_CONFIG5_REG , BbusGpio_Config5);
|
|---|
| 525 |
|
|---|
| 526 | /* Configration Registers #6 (GPIO[40]ã[47]) */
|
|---|
| 527 | sil_wrw_mem((VP) BBUS_GPIO_CONFIG6_REG , BbusGpio_Config6);
|
|---|
| 528 |
|
|---|
| 529 | /* Configration Registers #7 (GPIO[48]ã[55]) */
|
|---|
| 530 | sil_wrw_mem((VP) BBUS_GPIO_CONFIG7_REG , BbusGpio_Config7);
|
|---|
| 531 |
|
|---|
| 532 | /* Configration Registers #8 (GPIO[56]ã[63]) */
|
|---|
| 533 | sil_wrw_mem((VP) BBUS_GPIO_CONFIG8_REG , BbusGpio_Config8);
|
|---|
| 534 |
|
|---|
| 535 | /* Configration Registers #9 (GPIO[64]ã[71]) */
|
|---|
| 536 | sil_wrw_mem((VP) BBUS_GPIO_CONFIG9_REG , BbusGpio_Config9);
|
|---|
| 537 |
|
|---|
| 538 | /* Configration Registers #10 (GPIO[72]) */
|
|---|
| 539 | sil_wrw_mem((VP) BBUS_GPIO_CONFIG10_REG , BbusGpio_Config10);
|
|---|
| 540 | }
|
|---|
| 541 |
|
|---|
| 542 |
|
|---|
![(please configure the [header_logo] section in trac.ini)](/trac_user/contrib/chrome/site/your_project_logo.png){kind=logo}
