source: anotherchoice/tags/jsp-1.4.4-full-UTF8/config/armv4-ghs/integrator/integrator.h@ 26

Last change on this file since 26 was 26, checked in by ykominami, 10 years ago

initial

File size: 12.1 KB
Line 
1/*
2 * TOPPERS/JSP Kernel
3 * Toyohashi Open Platform for Embedded Real-Time Systems/
4 * Just Standard Profile Kernel
5 *
6 * Copyright (C) 2000-2003 by Embedded and Real-Time Systems Laboratory
7 * Toyohashi Univ. of Technology, JAPAN
8 * 2003 by Advanced Data Controls, Corp
9 *
10 * 上記著作権者
11は,以下の (1)〜(4) の条件か,Free Software Foundation
12 * によってå…
13¬è¡¨ã•ã‚Œã¦ã„ã‚‹ GNU General Public License の Version 2 に記
14 * 述されている条件を満たす場合に限り,本ソフトウェア(本ソフトウェア
15 * を改変したものを含む.以下同じ)を使用・複製・改変・再é…
16å¸ƒï¼ˆä»¥ä¸‹ï¼Œ
17 * 利用と呼ぶ)することを無償で許諾する.
18 * (1) 本ソフトウェアをソースコードの形で利用する場合には,上記の著作
19 * 権表示,この利用条件および下記の無保証規定が,そのままの形でソー
20 * スコード中に含まれていること.
21 * (2) 本ソフトウェアを,ライブラリ形式など,他のソフトウェア開発に使
22 * 用できる形で再é…
23å¸ƒã™ã‚‹å ´åˆã«ã¯ï¼Œå†é…
24å¸ƒã«ä¼´ã†ãƒ‰ã‚­ãƒ¥ãƒ¡ãƒ³ãƒˆï¼ˆåˆ©ç”¨
25 * 者
26マニュアルなど)に,上記の著作権表示,この利用条件および下記
27 * の無保証規定を掲載すること.
28 * (3) 本ソフトウェアを,機器に組み込むなど,他のソフトウェア開発に使
29 * 用できない形で再é…
30å¸ƒã™ã‚‹å ´åˆã«ã¯ï¼Œæ¬¡ã®ã„ずれかの条件を満たすこ
31 * と.
32 * (a) 再é…
33å¸ƒã«ä¼´ã†ãƒ‰ã‚­ãƒ¥ãƒ¡ãƒ³ãƒˆï¼ˆåˆ©ç”¨è€…
34マニュアルなど)に,上記の著
35 * 作権表示,この利用条件および下記の無保証規定を掲載すること.
36 * (b) 再é…
37å¸ƒã®å½¢æ…
38‹ã‚’,別に定める方法によって,TOPPERSプロジェクトに
39 * 報告すること.
40 * (4) 本ソフトウェアの利用により直接的または間接的に生じるいかなる損
41 * 害からも,上記著作権者
42およびTOPPERSプロジェクトをå…
43è²¬ã™ã‚‹ã“と.
44 *
45 * 本ソフトウェアは,無保証で提供されているものである.上記著作権者
46お
47 * よびTOPPERSプロジェクトは,本ソフトウェアに関して,その適用可能性も
48 * 含めて,いかなる保証も行わない.また,本ソフトウェアの利用により直
49 * 接的または間接的に生じたいかなる損害に関しても,その責任を負わない.
50 *
51 * @(#) $Id: integrator.h,v 1.3 2003/12/19 11:24:18 honda Exp $
52 */
53
54#ifndef _INTEGRATOR_H_
55#define _INTEGRATOR_H_
56
57#ifndef _MACRO_ONLY
58#include <itron.h>
59#include <sil.h>
60#endif /* _MACRO_ONLY */
61
62#include "armv4.h"
63#include "sys_config.h"
64#include "cpu_config.h"
65
66
67/*
68 * Interrupt controller
69 */
70
71#define IRQ_BASE_REG 0x14000000
72#define IRQ0_STATUS (IRQ_BASE_REG)
73#define IRQ0_RAWSTAT (IRQ_BASE_REG + 0x04)
74#define IRQ0_ENABLESET (IRQ_BASE_REG + 0x08)
75#define IRQ0_ENABLECLR (IRQ_BASE_REG + 0x0c)
76
77#define IRQ_EXTINT_BIT 0x15
78#define IRQ_PCILBINT_BIT 0x14
79#define IRQ_ENUMINT_BIT 0x13
80#define IRQ_DEGINT_BIT 0x12
81#define IRQ_LINT_BIT 0x11
82#define IRQ_PCIINT3_BIT 0x10
83#define IRQ_PCIINT2_BIT 0x0f
84#define IRQ_PCIINT1_BIT 0x0e
85#define IRQ_PCIINT0_BIT 0x0d
86#define IRQ_EXPINT3_BIT 0x0c
87#define IRQ_EXPINT2_BIT 0x0b
88#define IRQ_EXPINT1_BIT 0x0a
89#define IRQ_EXPINT0_BIT 0x09
90#define IRQ_RTCINT_BIT 0x08
91#define IRQ_TM2_BIT 0x07
92#define IRQ_TM1_BIT 0x06
93#define IRQ_TM0_BIT 0x05
94#define IRQ_MOUSEINT_BIT 0x04
95#define IRQ_KBDINT_BIT 0x03
96#define IRQ_UART1_BIT 0x02
97#define IRQ_UART0_BIT 0x01
98#define IRQ_SOFTINT_BIT 0x00
99
100#define IRQ_EXTINT (1 << IRQ_EXTINT_BIT)
101#define IRQ_PCILBIN (1 << IRQ_PCILBIN_BIT)
102#define IRQ_ENUMINT (1 << IRQ_ENUMINT_BIT)
103#define IRQ_DEGINT (1 << IRQ_DEGINT_BIT)
104#define IRQ_LINT (1 << IRQ_LINT_BIT)
105#define IRQ_PCIINT3 (1 << IRQ_PCIINT3_BIT)
106#define IRQ_PCIINT2 (1 << IRQ_PCIINT2_BIT)
107#define IRQ_PCIINT1 (1 << IRQ_PCIINT1_BIT)
108#define IRQ_PCIINT0 (1 << IRQ_PCIINT0_BIT)
109#define IRQ_EXPINT3 (1 << IRQ_EXPINT3_BIT)
110#define IRQ_EXPINT2 (1 << IRQ_EXPINT2_BIT)
111#define IRQ_EXPINT1 (1 << IRQ_EXPINT1_BIT)
112#define IRQ_EXPINT0 (1 << IRQ_EXPINT0_BIT)
113#define IRQ_RTCINT (1 << IRQ_RTCINT_BIT)
114#define IRQ_TM2 (1 << IRQ_TM2_BIT)
115#define IRQ_TM1 (1 << IRQ_TM1_BIT)
116#define IRQ_TM0 (1 << IRQ_TM0_BIT)
117#define IRQ_MOUSEINT (1 << IRQ_MOUSEINT_BIT)
118#define IRQ_KBDINT (1 << IRQ_KBDINT_BIT)
119#define IRQ_UART1 (1 << IRQ_UART1_BIT)
120#define IRQ_UART0 (1 << IRQ_UART0_BIT)
121#define IRQ_SOFTINT (1 << IRQ_SOFTINT_BIT)
122
123
124/*Interrupt Mask
125 *Timer2は最高優å…
126ˆåº¦ã‚’もつ ??
127 *
128 */
129#define MASK_IRQ_TM2 0x3FFFFF
130#define MASK_IRQ_TM1 0x3FFF7F
131#define MASK_IRQ_TM0 0x3FFF3F
132#define MASK_IRQ_MOUSEINT 0x3FFF1F
133#define MASK_IRQ_KBDINT 0x3FFF0F
134#define MASK_IRQ_UART1 0x3FFF07
135#define MASK_IRQ_UART0 0x3FFF03
136#define MASK_IRQ_SOFTINT 0x3FFF01
137
138#define MASK_IRQ_EXTINT 0x3FFF00
139#define MASK_IRQ_PCILBINT 0x1FFF00
140#define MASK_IRQ_ENUMINT 0x0FFF00
141#define MASK_IRQ_DEGINT 0x07FF00
142#define MASK_IRQ_LINT 0x03FF00
143#define MASK_IRQ_PCIINT3 0x01FF00
144#define MASK_IRQ_PCIINT2 0x00FF00
145#define MASK_IRQ_PCIINT1 0x007F00
146#define MASK_IRQ_PCIINT0 0x003F00
147#define MASK_IRQ_EXPINT3 0x001F00
148#define MASK_IRQ_EXPINT2 0x000F00
149#define MASK_IRQ_EXPINT1 0x000700
150#define MASK_IRQ_EXPINT0 0x000300
151#define MASK_IRQ_RTCINT 0x000100
152
153#define INT_DISABLE_ALL 0x3FFFFF
154
155#define TIMER_BASE_REG 0x13000000
156#define IRQ0_BASE_REG 0x14000000
157#define UART0_BASE_REG 0x16000000
158#define UART1_BASE_REG 0x17000000
159
160/*UART0 Base Reg*/
161
162#define UART0_DR (UART0_BASE_REG)
163#define UART0_RSR (UART0_BASE_REG + 0x04)
164#define UART0_ECR (UART0_BASE_REG + 0x04)
165#define UART0_LCRH (UART0_BASE_REG + 0x08)
166#define UART0_LCRM (UART0_BASE_REG + 0x0C)
167#define UART0_LCRL (UART0_BASE_REG + 0x10)
168#define UART0_CR (UART0_BASE_REG + 0x14)
169#define UART0_FR (UART0_BASE_REG + 0x18)
170#define UART0_IIR (UART0_BASE_REG + 0x1C)
171#define UART0_ICR (UART0_BASE_REG + 0x1C)
172
173
174/*
175 *UART1 Control Registers
176 */
177
178#define UART1_DR (UART1_BASE_REG)
179#define UART1_RSR (UART1_BASE_REG + 0x04)
180#define UART1_ECR (UART1_BASE_REG + 0x04)
181#define UART1_LCRH (UART1_BASE_REG + 0x08)
182#define UART1_LCRM (UART1_BASE_REG + 0x0C)
183#define UART1_LCRL (UART1_BASE_REG + 0x10)
184#define UART1_CR (UART1_BASE_REG + 0x14)
185#define UART1_FR (UART1_BASE_REG + 0x18)
186#define UART1_IIR (UART1_BASE_REG + 0x1C)
187#define UART1_ICR (UART1_BASE_REG + 0x1C)
188
189
190
191/*Receive Error Constants:UARTx_RSR*/
192
193#define URSR_OVERRUN 0x8
194#define URSR_BREAK 0x4
195#define URSR_PARITY 0x2
196#define URSR_FRAMING 0x1
197
198/*---Line Control Constants: UARTx_LCRH---*/
199/*[6:5] Word Length*/
200#define ULCRH_WLEN_8BIT 0x60
201#define ULCRH_WLEN_7BIT 0x40
202#define ULCRH_WLEN_6BIT 0x20
203#define ULCRH_WLEN_5BIT 0x00
204/*[4] FIFO*/
205#define ULCRH_FEN 0x10
206/*[3] Stop Bit*/
207#define ULCRH_STP2 0x08
208/*[2] Even Parity Select*/
209#define ULCRH_EPS 0x04
210/*[1] Parity Enable*/
211#define ULCRH_PEN 0x02
212/*[0] Send Break*/
213#define ULCRH_BRK 0x01
214/*--------------------------------------*/
215
216/*Line Control Constants: UARTx_LCRM*/
217/*[7:0] Baud Rate*/
218
219#define ULCRM_460800 0x00
220#define ULCRL_460800 0x01
221
222#define ULCRM_230400 0x00
223#define ULCRL_230400 0x03
224
225#define ULCRM_115200 0x00
226#define ULCRL_115200 0x07
227
228#define ULCRM_76800 0x00
229#define ULCRL_76800 0x0B
230
231#define ULCRM_57600 0x00
232#define ULCRL_57600 0x0F
233
234#define ULCRM_38400 0x0
235#define ULCRL_38400 0x17
236
237#define ULCRM_19200 0x00
238#define ULCRL_19200 0x2F
239
240#define ULCRM_14400 0x00
241#define ULCRL_14400 0x3F
242
243#define ULCRM_9600 0x0
244#define ULCRL_9600 0x5F
245
246#define ULCRM_2400 0x00
247#define ULCRL_2400 0x7F
248
249#define ULCRM_1200 0x00
250#define ULCRL_1200 0xFF
251
252
253/*Control Register Constants: UARTx_CR*/
254/*[7] Loop Back Enable*/
255#define UCR_LBE 0x80
256/*[6] Receive Timeout Interrupt Enable*/
257#define UCR_RTIE 0x40
258/*[5] Transmit Interrupt Enable*/
259#define UCR_TIE 0x20
260/*[4] Receive Interrupt Enable*/
261#define UCR_RIE 0x10
262/*[3] Modem Status Interrupt Enable*/
263#define UCR_MSIE 0x08
264/*[0] UART Enable*/
265#define UCR_UARTEN 0x01
266
267/*Flag Register Constants UARTx_FR*/
268/*[7] Transmit FIFO Empty*/
269#define UFR_TXFE 0x80
270/*[6] Receive FIFO Full*/
271#define UFR_RXFF 0x40
272/*[5] Transmit FIFO Full*/
273#define UFR_TXFF 0x20
274/*[4] Receive FIFO Empty*/
275#define UFR_RXFE 0x10
276/*[3] UART Busy*/
277#define UFR_BUSY 0x08
278/*[2] Data Carrier Detect*/
279#define UFR_DCD 0x04
280/*[1] Data Set Ready*/
281#define UFR_DSR 0x02
282/*[0] Clear To Send*/
283#define UFR_CTS 0x01
284
285/*Interrupt Identifier Constants: UARTx_IIR*/
286/*[3] Receive Timeout Interrupt Status*/
287#define IIR_TRIS 0x08
288/*[2] Transmit Interrupt Status*/
289#define IIR_TIS 0x04
290/*[1] Receive Interrupt Status*/
291#define IIR_RIS 0x02
292/*[0] Modem Interrupt Status*/
293#define IIR_MIS 0x01
294
295
296#ifndef _MACRO_ONLY
297/*
298 * 内
299蔵UART用 簡易SIOドライバ
300 */
301/*
302 * カーネル起動時用の初期化(sys_putcを使用するため)
303 */
304extern void uart_init(void);
305
306/*
307 * シリアルI/Oポート初期化ブロック
308 */
309typedef struct sio_port_initialization_block
310{
311 VP uart_data;
312 VP uart_control;
313 VP linectrl_lo;
314 VP linectrl_mid;
315 VP linectrl_hi;
316 VP int_identifier;
317 VP flag_register;
318 VW irq_bit;
319}
320SIOPINIB;
321
322/*
323 * シリアルI/Oポート管理ブロックの定義
324 */
325typedef struct sio_port_control_block
326{
327 const SIOPINIB *siopinib; /* シリアルI/Oポート初期化ブロック */
328 VP_INT exinf; /* 拡張情
329å ± */
330 BOOL openflag; /* オープン済みフラグ */
331 BOOL sendflag; /* 送信割込みイネーブルフラグ */
332 BOOL getready; /* 文字を受信した状æ…
333‹ */
334 BOOL putready; /* 文字を送信できる状æ…
335‹ */
336
337}SIOPCB;
338
339
340
341
342/*
343 * コールバックルーチンの識別番号
344 */
345#define SIO_ERDY_SND 1u /* 送信可能コールバック */
346#define SIO_ERDY_RCV 2u /* 受信通知コールバック */
347
348/*
349 * オンチップのUARTからのポーリング出力
350 */
351extern void uart_putc(char c);
352
353/*
354 * SIOドライバの初期化ルーチン
355 */
356extern void uart_initialize(void);
357
358/*
359 * オープンしているポートがあるか?
360 */
361extern BOOL uart_openflag(void);
362
363/*
364 * シリアルI/Oポートのオープン
365 */
366extern SIOPCB *uart_opn_por(ID siopid, VP_INT exinf);
367
368/*
369 * シリアルI/Oポートのクローズ
370 */
371extern void uart_cls_por(SIOPCB *siopcb);
372
373/*
374 * シリアルI/Oポートへの文字送信
375 */
376extern BOOL uart_snd_chr(SIOPCB *siopcb, char c);
377
378/*
379 * シリアルI/Oポートからの文字受信
380 */
381extern INT uart_rcv_chr(SIOPCB *siopcb);
382
383/*
384 * シリアルI/Oポートからのコールバックの許可
385 */
386extern void uart_ena_cbr(SIOPCB *siopcb, UINT cbrtn);
387
388/*
389 * シリアルI/Oポートからのコールバックの禁止
390 */
391extern void uart_dis_cbr(SIOPCB *siopcb, UINT cbrtn);
392
393/*
394 * SIOの割込みサービスルーチン
395 */
396extern void uart_in_isr(void);
397extern void uart_out_isr(void);
398
399/*
400 * シリアルI/Oポートからの送信可能コールバック
401 */
402extern void uart_ierdy_snd(VP_INT exinf);
403
404/*
405 * シリアルI/Oポートからの受信通知コールバック
406 */
407extern void uart_ierdy_rcv(VP_INT exinf);
408
409
410
411#endif /* _MACRO_ONLY */
412
413/*
414 * TM controller
415 */
416
417#define TIMER_BASE_REG 0x13000000
418
419/*timer 1*/
420#define TM1_LOAD (TIMER_BASE_REG + 0x100)
421#define TM1_VAL (TIMER_BASE_REG + 0x104)
422#define TM1_CTRL (TIMER_BASE_REG + 0x108)
423#define TM1_CLR (TIMER_BASE_REG + 0x10c)
424
425/*timer 0*/
426#define TM2_LOAD (TIMER_BASE_REG + 0x200)
427#define TM2_VAL (TIMER_BASE_REG + 0x204)
428#define TM2_CTRL (TIMER_BASE_REG + 0x208)
429#define TM2_CLR (TIMER_BASE_REG + 0x20C)
430
431/*Timer Constants*/
432#define TCTRL_STOP 0x0
433/*start bit (7th bit) enabled
434 *periodic bit (6th bit) enabled
435 */
436#define TCTRL_START 0xC0
437#define TCLR_CLEAR 0x01
438
439#define TCTRL_D016 0x04
440#define TCTRL_D256 0x08
441
442
443/*disable timer1 interrupt*/
444#define TCLR_DISABLE 0x20
445/*-------------------------------------------------*/
446
447/*キャッシュ設定:ARM920T*/
448#define ICACHE_ENABLE_BIT 12
449#define RESERVED_BIT 6
450
451#define CACHE_ENABLE 0x1078
452#endif /* _INTEGRATOR_H_ */
Note: See TracBrowser for help on using the repository browser.