source: UsbWattMeter/trunk/lwip-1.4.1/ports/grsakura/ether_phy.c@ 167

Last change on this file since 167 was 167, checked in by coas-nagasima, 8 years ago

MIMEにSJISを設定
  • Property svn:eol-style set to native
  • Property svn:keywords set to Id
  • Property svn:mime-type set to text/x-csrc; charset=SHIFT_JIS
File size: 10.4 KB
Line 
1/*
2 * TINET (TCP/IP Protocol Stack)
3 *
4 * Copyright (C) 2001-2009 by Dep. of Computer Science and Engineering
5 * Tomakomai National College of Technology, JAPAN
6 * Copyright (C) 2014 Cores Co., Ltd. Japan
7 *
8 * 上記著作権者は，以下の(1)〜(4)の条件を満たす場合に限り，本ソフトウェ
9 * ア（本ソフトウェアを改変したものを含む．以下同じ）を使用・複製・改
10 * 変・再配布（以下，利用と呼ぶ）することを無償で許諾する．
11 * (1) 本ソフトウェアをソースコードの形で利用する場合には，上記の著作
12 * 権表示，この利用条件および下記の無保証規定が，そのままの形でソー
13 * スコード中に含まれていること．
14 * (2) 本ソフトウェアを，ライブラリ形式など，他のソフトウェア開発に使
15 * 用できる形で再配布する場合には，再配布に伴うドキュメント（利用
16 * 者マニュアルなど）に，上記の著作権表示，この利用条件および下記
17 * の無保証規定を掲載すること．
18 * (3) 本ソフトウェアを，機器に組み込むなど，他のソフトウェア開発に使
19 * 用できない形で再配布する場合には，次のいずれかの条件を満たすこ
20 * と．
21 * (a) 再配布に伴うドキュメント（利用者マニュアルなど）に，上記の著
22 * 作権表示，この利用条件および下記の無保証規定を掲載すること．
23 * (b) 再配布の形態を，別に定める方法によって，TOPPERSプロジェクトに
24 * 報告すること．
25 * (4) 本ソフトウェアの利用により直接的または間接的に生じるいかなる損
26 * 害からも，上記著作権者およびTOPPERSプロジェクトを免責すること．
27 * また，本ソフトウェアのユーザまたはエンドユーザからのいかなる理
28 * 由に基づく請求からも，上記著作権者およびTOPPERSプロジェクトを
29 * 免責すること．
30 *
31 * 本ソフトウェアは，無保証で提供されているものである．上記著作権者お
32 * よびTOPPERSプロジェクトは，本ソフトウェアに関して，特定の使用目的
33 * に対する適合性も含めて，いかなる保証も行わない．また，本ソフトウェ
34 * アの利用により直接的または間接的に生じたいかなる損害に関しても，そ
35 * の責任を負わない．
36 *
37 * @(#) $Id: ether_phy.c 167 2016-03-08 11:37:45Z coas-nagasima $
38 */
39
40#include "ether_phy.h"
41#include <kernel.h>
42#include <sil.h>
43
44#define PHY_CONTROL_REGISTER 0x00
45
46#define PHY_CONTROL_RESET 0x8000
47#define PHY_CONTROL_LOOPBACK 0x4000
48#define PHY_CONTROL_SPEED_SELECT 0x2000
49#define PHY_CONTROL_A_N_ENABLE 0x1000
50#define PHY_CONTROL_POWER_DOWN 0x0800
51#define PHY_CONTROL_ISOLATE 0x0400
52#define PHY_CONTROL_RESTART_A_N 0x0200
53#define PHY_CONTROL_DUPLEX_MODE 0x0100
54#define PHY_CONTROL_COLLISION_TEST 0x0080
55
56#define PHY_STATUS_REGISTER 0x01
57
58#define PHY_STATUS_100BASE_T4 0x8000
59#define PHY_STATUS_100BASE_TX_FULL_DUPLEX 0x4000
60#define PHY_STATUS_100BASE_TX_HALF_DUPLEX 0x2000
61#define PHY_STATUS_10BASE_T_FULL_DUPLEX 0x1000
62#define PHY_STATUS_10BASE_T_HALF_DUPLEX 0x0800
63#define PHY_STATUS_A_N_COMPLETE 0x0020
64#define PHY_STATUS_REMOTE_FAULT 0x0010
65#define PHY_STATUS_A_N_ABILITY 0x0008
66#define PHY_STATUS_LINK_STATUS 0x0004
67#define PHY_STATUS_JABBER_DETECT 0x0002
68#define PHY_STATUS_EXTENDED_CAPABILITY 0x0001
69
70#define PHY_AN_ADVERTISEMENT_REGISTER 0x04
71
72#define PHY_AN_AD_100BASE_T4 0x0200
73#define PHY_AN_AD_100BASE_TX_FULL_DUPLEX 0x0100
74#define PHY_AN_AD_100BASE_TX_HALF_DUPLEX 0x0080
75#define PHY_AN_AD_10BASE_T_FULL_DUPLEX 0x0040
76#define PHY_AN_AD_10BASE_T_HALF_DUPLEX 0x0020
77#define PHY_AN_AD_SELECTOR_FIELD 0x0001
78
79#define PHY_AN_STATUS_REGISTER 0x05
80
81#define PHY_AN_STATUS_100BASE_T4 0x0200
82#define PHY_AN_STATUS_100BASE_TX_FULL_DUPLEX 0x0100
83#define PHY_AN_STATUS_100BASE_TX_HALF_DUPLEX 0x0080
84#define PHY_AN_STATUS_10BASE_T_FULL_DUPLEX 0x0040
85#define PHY_AN_STATUS_10BASE_T_HALF_DUPLEX 0x0020
86
87static void phy_write_bit(bool_t bit);
88static void phy_release_bus();
89static bool_t phy_read_bit();
90static void phy_single_rel_bus();
91
92PHY_STATE_T phy_reset(PHY_STATE_T state, uint8_t phy_addr)
93{
94 switch(state){
95 case PHY_STATE_UNINIT:
96 /* PHYのリセット */
97 phy_write_reg(phy_addr, PHY_CONTROL_REGISTER, PHY_CONTROL_RESET);
98
99 /* 500ms待つ */
100 /* tslp_tsk(500); 不要？ */
101 /* continue; */
102 case PHY_STATE_RESETING:
103 /* リセット完了の確認 */
104 if((phy_read_reg(phy_addr, PHY_CONTROL_REGISTER) & PHY_CONTROL_RESET) != 0)
105 return PHY_STATE_RESETING;
106
107 return PHY_STATE_RESET;
108 default:
109 return state;
110 }
111}
112
113PHY_STATE_T phy_initialize(PHY_STATE_T state, uint8_t phy_addr, PHY_MODE_T *mode)
114{
115#ifndef __RX
116 static int reset = 0;
117#endif
118 uint16_t status;
119 *mode = (PHY_MODE_T)0;
120
121 switch(state){
122 case PHY_STATE_RESET:
123#ifndef __RX
124 reset++;
125 if(reset < 2){
126#endif
127 /* リンク完了の確認 */
128 if(!phy_is_link(phy_addr))
129 return PHY_STATE_RESET;
130#ifndef __RX
131 }
132 reset = 0;
133#endif
134 /* オートネゴシエーションのお知らせを有効に設定 */
135 phy_write_reg(phy_addr, PHY_AN_ADVERTISEMENT_REGISTER,
136 PHY_AN_AD_100BASE_T4 | PHY_AN_AD_100BASE_TX_FULL_DUPLEX | PHY_AN_AD_100BASE_TX_HALF_DUPLEX
137 | PHY_AN_AD_10BASE_T_FULL_DUPLEX | PHY_AN_AD_10BASE_T_HALF_DUPLEX | PHY_AN_AD_SELECTOR_FIELD);
138
139 /* オートネゴシエーションを有効に設定 */
140 phy_write_reg(phy_addr, PHY_CONTROL_REGISTER, PHY_CONTROL_SPEED_SELECT | PHY_CONTROL_A_N_ENABLE);
141
142 /* continue; */
143 case PHY_STATE_LINKED:
144#ifndef __RX
145 reset++;
146 if(reset < 2){
147#endif
148 /* オートネゴシエーション完了の確認 */
149 if((phy_read_reg(phy_addr, PHY_STATUS_REGISTER) & PHY_STATUS_A_N_COMPLETE) == 0)
150 return PHY_STATE_LINKED;
151#ifndef __RX
152 }
153#endif
154 status = phy_read_reg(phy_addr, PHY_AN_STATUS_REGISTER);
155
156 if ((status & (PHY_AN_STATUS_100BASE_T4 | PHY_AN_STATUS_10BASE_T_FULL_DUPLEX | PHY_AN_STATUS_100BASE_TX_FULL_DUPLEX)) != 0)
157 *mode = (PHY_MODE_T)(((int)*mode) | 0x01);
158
159 if ((status & (PHY_AN_STATUS_100BASE_T4 | PHY_AN_STATUS_100BASE_TX_FULL_DUPLEX | PHY_AN_STATUS_100BASE_TX_HALF_DUPLEX)) != 0)
160 *mode = (PHY_MODE_T)(((int)*mode) | 0x02);
161
162 return PHY_STATE_NEGOTIATED;
163 }
164
165 return state;
166}
167
168bool_t phy_is_link(uint8_t phy_addr)
169{
170#ifdef __RX
171 /* リンクの確認 */
172 return (phy_read_reg(phy_addr, PHY_STATUS_REGISTER) & PHY_STATUS_LINK_STATUS) != 0;
173#else
174 return true;
175#endif
176}
177
178uint16_t phy_read_reg(uint8_t phy_addr, uint8_t reg_addr)
179{
180 uint16_t result = 0, bit;
181 int i;
182
183 /* PRE ：32個の連続した1b */
184 for (i = 0; i < 32; i++)
185 phy_write_bit(true);
186
187 /* ST ：フレームの先頭を示す01bのライト */
188 phy_write_bit(false);
189 phy_write_bit(true);
190
191 /* OP ：アクセス種別を示すコードのライト */
192 phy_write_bit(true);
193 phy_write_bit(false);
194
195 /* PHYAD ：PHY-LSIのアドレスが1番の場合、00001bをライト（MSB から順次ライト）。 */
196 phy_write_bit((phy_addr & 0x10) != 0);
197 phy_write_bit((phy_addr & 0x08) != 0);
198 phy_write_bit((phy_addr & 0x04) != 0);
199 phy_write_bit((phy_addr & 0x02) != 0);
200 phy_write_bit((phy_addr & 0x01) != 0);
201
202 /* REGAD ：レジスタアドレスが1番の場合、00001bをライト（MSBから順次ライト）。 */
203 phy_write_bit((reg_addr & 0x10) != 0);
204 phy_write_bit((reg_addr & 0x08) != 0);
205 phy_write_bit((reg_addr & 0x04) != 0);
206 phy_write_bit((reg_addr & 0x02) != 0);
207 phy_write_bit((reg_addr & 0x01) != 0);
208
209 /* TA ：MII/RMIIインタフェース上でデータの送信元を切り替える時間 */
210 /* 「バス解放」（Z0と表記）を行う */
211 phy_release_bus();
212
213 /* DATA ：16ビットのデータ。MSBから順次リード */
214 for (bit = 0x8000; bit != 0; bit >>= 1) {
215 if(phy_read_bit())
216 result |= bit;
217 }
218
219 /* IDLE ：次のMII管理フォーマット入力までの待機時間 */
220 /* すでにTA時にバス解放済みであり制御不要 */
221 phy_release_bus();
222
223 return result;
224}
225
226void phy_write_reg(uint8_t phy_addr, uint8_t reg_addr, uint16_t reg_data)
227{
228 int i;
229 uint16_t bit;
230
231 /* PRE ：32個の連続した1b */
232 for (i = 0; i < 32; i++)
233 phy_write_bit(true);
234
235 /* ST ：フレームの先頭を示す01bのライト */
236 phy_write_bit(false);
237 phy_write_bit(true);
238
239 /* OP ：アクセス種別を示すコードのライト */
240 phy_write_bit(false);
241 phy_write_bit(true);
242
243 /* PHYAD ：PHY-LSIのアドレスが1番の場合、00001bをライト（MSB から順次ライト）。 */
244 phy_write_bit((phy_addr & 0x10) != 0);
245 phy_write_bit((phy_addr & 0x08) != 0);
246 phy_write_bit((phy_addr & 0x04) != 0);
247 phy_write_bit((phy_addr & 0x02) != 0);
248 phy_write_bit((phy_addr & 0x01) != 0);
249
250 /* REGAD ：レジスタアドレスが1番の場合、00001bをライト（MSBから順次ライト）。 */
251 phy_write_bit((reg_addr & 0x10) != 0);
252 phy_write_bit((reg_addr & 0x08) != 0);
253 phy_write_bit((reg_addr & 0x04) != 0);
254 phy_write_bit((reg_addr & 0x02) != 0);
255 phy_write_bit((reg_addr & 0x01) != 0);
256
257 /* TA ：MII/RMIIインタフェース上でデータの送信元を切り替える時間 */
258 /* 10bをライト */
259 phy_write_bit(true);
260 phy_write_bit(false);
261
262 /* DATA ：16ビットのデータ。MSBから順次ライト */
263 for (bit = 0x8000; bit != 0; bit >>= 1) {
264 phy_write_bit((reg_data & bit) != 0);
265 }
266
267 /* IDLE ：次のMII管理フォーマット入力までの待機時間 */
268 /* 「単独バス解放」（Xと表記）を行う */
269 phy_single_rel_bus();
270}
271
272#define ETHERC_PIR_WAIT 4
273
274/*
275 * 1 ビットデータのライト
276 */
277static void phy_write_bit(bool_t bit)
278{
279 int i;
280 uint32_t data = bit ? ETHERC_PIR_MDO : 0;
281
282 /* PHY部インタフェースレジスタへのライト */
283 sil_wrw_mem(ETHERC_PIR, data | ETHERC_PIR_MMD | 0/*ETHERC_PIR_MDC*/);
284
285 for(i = ETHERC_PIR_WAIT; i > 0; i--);
286
287 /* PHY部インタフェースレジスタへのライト */
288 sil_wrw_mem(ETHERC_PIR, data | ETHERC_PIR_MMD | ETHERC_PIR_MDC);
289
290 for(i = 2 * ETHERC_PIR_WAIT; i > 0; i--);
291
292 /* PHY部インタフェースレジスタへのライト */
293 sil_wrw_mem(ETHERC_PIR, data | ETHERC_PIR_MMD | 0/*ETHERC_PIR_MDC*/);
294
295 for(i = ETHERC_PIR_WAIT; i > 0; i--);
296}
297
298/*
299 * バス解放
300 */
301static void phy_release_bus()
302{
303 int i;
304
305 /* PHY部インタフェースレジスタへのライト */
306 sil_wrw_mem(ETHERC_PIR, 0/*ETHERC_PIR_MMD*/ | 0/*ETHERC_PIR_MDC*/);
307
308 for(i = ETHERC_PIR_WAIT; i > 0; i--);
309
310 /* PHY部インタフェースレジスタへのライト */
311 sil_wrw_mem(ETHERC_PIR, 0/*ETHERC_PIR_MMD*/ | ETHERC_PIR_MDC);
312
313 for(i = 2 * ETHERC_PIR_WAIT; i > 0; i--);
314
315 /* PHY部インタフェースレジスタへのライト */
316 sil_wrw_mem(ETHERC_PIR, 0/*ETHERC_PIR_MMD*/ | 0/*ETHERC_PIR_MDC*/);
317
318 for(i = ETHERC_PIR_WAIT; i > 0; i--);
319}
320
321/*
322 * 1 ビットデータのリード
323 */
324static bool_t phy_read_bit()
325{
326 bool_t bit;
327 int i;
328
329 for(i = ETHERC_PIR_WAIT; i > 0; i--);
330
331 /* PHY部インタフェースレジスタへのライト */
332 sil_wrw_mem(ETHERC_PIR, 0/*ETHERC_PIR_MMD*/ | ETHERC_PIR_MDC);
333
334 for(i = ETHERC_PIR_WAIT; i > 0; i--);
335
336 /* PHY部インタフェースレジスタへのライト */
337 bit = (sil_rew_mem(ETHERC_PIR) & ETHERC_PIR_MDI) != 0;
338
339 for(i = ETHERC_PIR_WAIT; i > 0; i--);
340
341 /* PHY部インタフェースレジスタへのライト */
342 sil_wrw_mem(ETHERC_PIR, 0/*ETHERC_PIR_MMD*/ | 0/*ETHERC_PIR_MDC*/);
343
344 for(i = ETHERC_PIR_WAIT; i > 0; i--);
345
346 return bit;
347}
348
349/*
350 * 単独バス解放
351 */
352static void phy_single_rel_bus()
353{
354 int i;
355
356 for(i = ETHERC_PIR_WAIT; i > 0; i--);
357
358 /* PHY部インタフェースレジスタへのライト */
359 sil_wrw_mem(ETHERC_PIR, ETHERC_PIR_MMD | ETHERC_PIR_MDC);
360
361 for(i = 2 * ETHERC_PIR_WAIT; i > 0; i--);
362
363 /* PHY部インタフェースレジスタへのライト */
364 sil_wrw_mem(ETHERC_PIR, 0/*ETHERC_PIR_MMD*/ | 0/*ETHERC_PIR_MDC*/);
365
366 for(i = ETHERC_PIR_WAIT; i > 0; i--);
367}
Note: See TracBrowser for help on using the repository browser.