1 | /*
|
---|
2 | * TOPPERS ECHONET Lite Communication Middleware
|
---|
3 | *
|
---|
4 | * Copyright (C) 2016 Cores Co., Ltd. Japan
|
---|
5 | *
|
---|
6 | * ãLì ÒÍCȺÌ(1)`(4)Ìðð½·êÉÀèC{\tgEF
|
---|
7 | * Ai{\tgEFAðüϵ½àÌðÜÞDȺ¯¶jðgpE¡»Eü
|
---|
8 | * ÏEÄzziȺCpÆÄÔj·é±Æð³Åø·éD
|
---|
9 | * (1) {\tgEFAð\[XR[hÌ`Åp·éêÉÍCãLÌì
|
---|
10 | * \¦C±Ìpð¨æÑºLÌ³ÛØKèªC»ÌÜÜÌ`Å\[
|
---|
11 | * XR[hÉÜÜêĢ鱯D
|
---|
12 | * (2) {\tgEFAðCCu`®ÈÇC¼Ì\tgEFAJÉg
|
---|
13 | * pÅ«é`ÅÄzz·éêÉÍCÄzzɺ¤hL
|
---|
14 | gip
|
---|
15 | * Ò}j
|
---|
16 | AÈÇjÉCãLÌì \¦C±Ìpð¨æÑºL
|
---|
17 | * Ì³ÛØKèðfÚ·é±ÆD
|
---|
18 | * (3) {\tgEFAðC@íÉgÝÞÈÇC¼Ì\tgEFAJÉg
|
---|
19 | * pūȢ`ÅÄzz·éêÉÍCÌ¢¸ê©Ìðð½·±
|
---|
20 | * ÆD
|
---|
21 | * (a) Äzzɺ¤hL
|
---|
22 | gipÒ}j
|
---|
23 | AÈÇjÉCãLÌ
|
---|
24 | * ì \¦C±Ìpð¨æÑºLÌ³ÛØKèðfÚ·é±ÆD
|
---|
25 | * (b) ÄzzÌ`ÔðCÊÉèßéû@ÉæÁÄCTOPPERSvWFNgÉ
|
---|
26 | * ñ·é±ÆD
|
---|
27 | * (4) {\tgEFAÌpÉæè¼ÚIܽÍÔÚIɶ¶é¢©Èé¹
|
---|
28 | * Q©çàCãLì Ò¨æÑTOPPERSvWFNgðÆÓ·é±ÆD
|
---|
29 | * ܽC{\tgEFAÌ[UܽÍGh[U©çÌ¢©Èé
|
---|
30 | * RÉîÿ©çàCãLì Ò¨æÑTOPPERSvWFNgð
|
---|
31 | * ÆÓ·é±ÆD
|
---|
32 | *
|
---|
33 | * {\tgEFAÍC³ÛØÅñ³êÄ¢éàÌÅ éDãLì Ò¨
|
---|
34 | * æÑTOPPERSvWFNgÍC{\tgEFAÉÖµÄCÁèÌgpÚI
|
---|
35 | * ÉηéK«àÜßÄC¢©ÈéÛØàsíÈ¢DܽC{\tgEF
|
---|
36 | * AÌpÉæè¼ÚIܽÍÔÚIɶ¶½¢©Èé¹QÉÖµÄàC»
|
---|
37 | * ÌÓCðíÈ¢D
|
---|
38 | *
|
---|
39 | * @(#) $Id: mmc_rspi.cfg 164 2016-03-07 11:33:50Z coas-nagasima $
|
---|
40 | */
|
---|
41 |
|
---|
42 | #include "mmc_rspi.h"
|
---|
43 |
|
---|
44 | /* èÝnh */
|
---|
45 |
|
---|
46 | DEF_INH(INHNO_MMC_RSPI_SPRI, { TA_HLNG, mmc_rspi_spri_handler });
|
---|
47 | CFG_INT(INTNO_MMC_RSPI_SPRI, { INTATR_MMC_RSPI_SPRI, INTPRI_MMC_RSPI_SPRI });
|
---|
48 |
|
---|
49 | DEF_INH(INHNO_MMC_RSPI_SPTI, { TA_HLNG, mmc_rspi_spti_handler });
|
---|
50 | CFG_INT(INTNO_MMC_RSPI_SPTI, { INTATR_MMC_RSPI_SPTI, INTPRI_MMC_RSPI_SPTI });
|
---|
51 |
|
---|
52 | DEF_INH(INHNO_MMC_RSPI_SPII, { TA_HLNG, mmc_rspi_spii_handler });
|
---|
53 | CFG_INT(INTNO_MMC_RSPI_SPII, { INTATR_MMC_RSPI_SPII, INTPRI_MMC_RSPI_SPII });
|
---|
54 |
|
---|
55 | CRE_CYC(MMC_RSPI_CYC, { TA_NULL, 0, mmc_rspi_cychdr, 1, 0 });
|
---|
56 |
|
---|
57 | CRE_SEM(MMC_RSPI_SEMAPHORE, { TA_TPRI, 0, 1 });
|
---|
58 |
|
---|