1 | /*
|
---|
2 | * TOPPERS/ASP Kernel
|
---|
3 | * Toyohashi Open Platform for Embedded Real-Time Systems/
|
---|
4 | * Advanced Standard Profile Kernel
|
---|
5 | *
|
---|
6 | * Copyright (C) 2006-2016 by Embedded and Real-Time Systems Laboratory
|
---|
7 | * Graduate School of Information Science, Nagoya Univ., JAPAN
|
---|
8 | *
|
---|
9 | * ä¸è¨èä½æ¨©è
|
---|
10 | ã¯ï¼ä»¥ä¸ã®(1)ï½(4)ã®æ¡ä»¶ãæºããå ´åã«éãï¼æ¬ã½ããã¦ã§
|
---|
11 | * ã¢ï¼æ¬ã½ããã¦ã§ã¢ãæ¹å¤ãããã®ãå«ãï¼ä»¥ä¸åãï¼ã使ç¨ã»è¤è£½ã»æ¹
|
---|
12 | * å¤ã»åé
|
---|
13 | å¸ï¼ä»¥ä¸ï¼å©ç¨ã¨å¼ã¶ï¼ãããã¨ãç¡åã§è¨±è«¾ããï¼
|
---|
14 | * (1) æ¬ã½ããã¦ã§ã¢ãã½ã¼ã¹ã³ã¼ãã®å½¢ã§å©ç¨ããå ´åã«ã¯ï¼ä¸è¨ã®èä½
|
---|
15 | * 権表示ï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨ã®ç¡ä¿è¨¼è¦å®ãï¼ãã®ã¾ã¾ã®å½¢ã§ã½ã¼
|
---|
16 | * ã¹ã³ã¼ãä¸ã«å«ã¾ãã¦ãããã¨ï¼
|
---|
17 | * (2) æ¬ã½ããã¦ã§ã¢ãï¼ã©ã¤ãã©ãªå½¢å¼ãªã©ï¼ä»ã®ã½ããã¦ã§ã¢éçºã«ä½¿
|
---|
18 | * ç¨ã§ããå½¢ã§åé
|
---|
19 | å¸ããå ´åã«ã¯ï¼åé
|
---|
20 | å¸ã«ä¼´ãããã¥ã¡ã³ãï¼å©ç¨
|
---|
21 | * è
|
---|
22 | ããã¥ã¢ã«ãªã©ï¼ã«ï¼ä¸è¨ã®èä½æ¨©è¡¨ç¤ºï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨
|
---|
23 | * ã®ç¡ä¿è¨¼è¦å®ãæ²è¼ãããã¨ï¼
|
---|
24 | * (3) æ¬ã½ããã¦ã§ã¢ãï¼æ©å¨ã«çµã¿è¾¼ããªã©ï¼ä»ã®ã½ããã¦ã§ã¢éçºã«ä½¿
|
---|
25 | * ç¨ã§ããªãå½¢ã§åé
|
---|
26 | å¸ããå ´åã«ã¯ï¼æ¬¡ã®ããããã®æ¡ä»¶ãæºããã
|
---|
27 | * ã¨ï¼
|
---|
28 | * (a) åé
|
---|
29 | å¸ã«ä¼´ãããã¥ã¡ã³ãï¼å©ç¨è
|
---|
30 | ããã¥ã¢ã«ãªã©ï¼ã«ï¼ä¸è¨ã®è
|
---|
31 | * ä½æ¨©è¡¨ç¤ºï¼ãã®å©ç¨æ¡ä»¶ããã³ä¸è¨ã®ç¡ä¿è¨¼è¦å®ãæ²è¼ãããã¨ï¼
|
---|
32 | * (b) åé
|
---|
33 | å¸ã®å½¢æ
|
---|
34 | ãï¼å¥ã«å®ããæ¹æ³ã«ãã£ã¦ï¼TOPPERSããã¸ã§ã¯ãã«
|
---|
35 | * å ±åãããã¨ï¼
|
---|
36 | * (4) æ¬ã½ããã¦ã§ã¢ã®å©ç¨ã«ããç´æ¥çã¾ãã¯éæ¥çã«çãããããªãæ
|
---|
37 | * 害ãããï¼ä¸è¨èä½æ¨©è
|
---|
38 | ããã³TOPPERSããã¸ã§ã¯ããå
|
---|
39 | 責ãããã¨ï¼
|
---|
40 | * ã¾ãï¼æ¬ã½ããã¦ã§ã¢ã®ã¦ã¼ã¶ã¾ãã¯ã¨ã³ãã¦ã¼ã¶ããã®ãããªãç
|
---|
41 | * ç±ã«åºã¥ãè«æ±ãããï¼ä¸è¨èä½æ¨©è
|
---|
42 | ããã³TOPPERSããã¸ã§ã¯ãã
|
---|
43 | * å
|
---|
44 | 責ãããã¨ï¼
|
---|
45 | *
|
---|
46 | * æ¬ã½ããã¦ã§ã¢ã¯ï¼ç¡ä¿è¨¼ã§æä¾ããã¦ãããã®ã§ããï¼ä¸è¨èä½æ¨©è
|
---|
47 | ã
|
---|
48 | * ãã³TOPPERSããã¸ã§ã¯ãã¯ï¼æ¬ã½ããã¦ã§ã¢ã«é¢ãã¦ï¼ç¹å®ã®ä½¿ç¨ç®ç
|
---|
49 | * ã«å¯¾ããé©åæ§ãå«ãã¦ï¼ãããªãä¿è¨¼ãè¡ããªãï¼ã¾ãï¼æ¬ã½ããã¦ã§
|
---|
50 | * ã¢ã®å©ç¨ã«ããç´æ¥çã¾ãã¯éæ¥çã«çãããããªãæ害ã«é¢ãã¦ãï¼ã
|
---|
51 | * ã®è²¬ä»»ãè² ããªãï¼
|
---|
52 | *
|
---|
53 | * $Id: tUartPL011.c 270 2017-02-09 04:03:47Z coas-nagasima $
|
---|
54 | */
|
---|
55 |
|
---|
56 | /*
|
---|
57 | * ARM PrimCell UARTï¼PL011ï¼ç¨ ç°¡æSIOãã©ã¤ã
|
---|
58 | */
|
---|
59 |
|
---|
60 | #include <sil.h>
|
---|
61 | #include "tUartPL011_tecsgen.h"
|
---|
62 | #include "uart_pl011.h"
|
---|
63 |
|
---|
64 | /*
|
---|
65 | * ããªããã£ããªéä¿¡ï¼åä¿¡é¢æ°
|
---|
66 | */
|
---|
67 |
|
---|
68 | /*
|
---|
69 | * åä¿¡ãããã¡ã«æåããããï¼
|
---|
70 | */
|
---|
71 | Inline bool_t
|
---|
72 | uart_pl011_getready(CELLCB *p_cellcb)
|
---|
73 | {
|
---|
74 | return((sil_rew_mem(UART_FR(ATTR_baseAddress)) & UART_FR_RXFE) == 0U);
|
---|
75 | }
|
---|
76 |
|
---|
77 | /*
|
---|
78 | * éä¿¡ãããã¡ã«ç©ºãããããï¼
|
---|
79 | */
|
---|
80 | Inline bool_t
|
---|
81 | uart_pl011_putready(CELLCB *p_cellcb)
|
---|
82 | {
|
---|
83 | return((sil_rew_mem(UART_FR(ATTR_baseAddress)) & UART_FR_TXFF) == 0U);
|
---|
84 | }
|
---|
85 |
|
---|
86 | /*
|
---|
87 | * åä¿¡ããæåã®ååºã
|
---|
88 | */
|
---|
89 | Inline char
|
---|
90 | uart_pl011_getchar(CELLCB *p_cellcb)
|
---|
91 | {
|
---|
92 | return((char) sil_rew_mem(UART_DR(ATTR_baseAddress)));
|
---|
93 | }
|
---|
94 |
|
---|
95 | /*
|
---|
96 | * éä¿¡ããæåã®æ¸è¾¼ã¿
|
---|
97 | */
|
---|
98 | Inline void
|
---|
99 | uart_pl011_putchar(CELLCB *p_cellcb, char c)
|
---|
100 | {
|
---|
101 | sil_wrw_mem(UART_DR(ATTR_baseAddress), (uint32_t) c);
|
---|
102 | }
|
---|
103 |
|
---|
104 | /*
|
---|
105 | * ã·ãªã¢ã«I/Oãã¼ãã®ãªã¼ãã³
|
---|
106 | */
|
---|
107 | void
|
---|
108 | eSIOPort_open(CELLIDX idx)
|
---|
109 | {
|
---|
110 | CELLCB *p_cellcb = GET_CELLCB(idx);
|
---|
111 |
|
---|
112 | /*
|
---|
113 | * UARTããã£ã¹ã¨ã¼ãã«
|
---|
114 | */
|
---|
115 | sil_wrw_mem(UART_CR(ATTR_baseAddress), 0U);
|
---|
116 |
|
---|
117 | /*
|
---|
118 | * ã¨ã©ã¼ãã©ã°ãã¯ãªã¢
|
---|
119 | */
|
---|
120 | sil_wrw_mem(UART_ECR(ATTR_baseAddress), 0U);
|
---|
121 |
|
---|
122 | /*
|
---|
123 | * FIFOã空ã«ãã
|
---|
124 | */
|
---|
125 | while (uart_pl011_getready(p_cellcb)) {
|
---|
126 | (void) uart_pl011_getchar(p_cellcb);
|
---|
127 | }
|
---|
128 |
|
---|
129 | /*
|
---|
130 | * ãã¼ã¬ã¼ãã¨éä¿¡è¦æ ¼ãè¨å®
|
---|
131 | */
|
---|
132 | sil_wrw_mem(UART_IBRD(ATTR_baseAddress), ATTR_ibrd);
|
---|
133 | sil_wrw_mem(UART_FBRD(ATTR_baseAddress), ATTR_fbrd);
|
---|
134 | sil_wrw_mem(UART_LCR_H(ATTR_baseAddress), ATTR_lcr_h);
|
---|
135 |
|
---|
136 | /*
|
---|
137 | * UARTãã¤ãã¼ãã«
|
---|
138 | */
|
---|
139 | sil_wrw_mem(UART_CR(ATTR_baseAddress),
|
---|
140 | UART_CR_UARTEN|UART_CR_TXE|UART_CR_RXE);
|
---|
141 | }
|
---|
142 |
|
---|
143 | /*
|
---|
144 | * ã·ãªã¢ã«I/Oãã¼ãã®ã¯ãã¼ãº
|
---|
145 | */
|
---|
146 | void
|
---|
147 | eSIOPort_close(CELLIDX idx)
|
---|
148 | {
|
---|
149 | CELLCB *p_cellcb = GET_CELLCB(idx);
|
---|
150 |
|
---|
151 | /*
|
---|
152 | * UARTããã£ã¹ã¨ã¼ãã«
|
---|
153 | */
|
---|
154 | sil_wrw_mem(UART_CR(ATTR_baseAddress), 0U);
|
---|
155 | }
|
---|
156 |
|
---|
157 | /*
|
---|
158 | * ã·ãªã¢ã«I/Oãã¼ãã¸ã®æåéä¿¡
|
---|
159 | */
|
---|
160 | bool_t
|
---|
161 | eSIOPort_putChar(CELLIDX idx, char c)
|
---|
162 | {
|
---|
163 | CELLCB *p_cellcb = GET_CELLCB(idx);
|
---|
164 |
|
---|
165 | if (uart_pl011_putready(p_cellcb)){
|
---|
166 | uart_pl011_putchar(p_cellcb, c);
|
---|
167 | return(true);
|
---|
168 | }
|
---|
169 | return(false);
|
---|
170 | }
|
---|
171 |
|
---|
172 | /*
|
---|
173 | * ã·ãªã¢ã«I/Oãã¼ãããã®æååä¿¡
|
---|
174 | */
|
---|
175 | int_t
|
---|
176 | eSIOPort_getChar(CELLIDX idx)
|
---|
177 | {
|
---|
178 | CELLCB *p_cellcb = GET_CELLCB(idx);
|
---|
179 |
|
---|
180 | if (uart_pl011_getready(p_cellcb)) {
|
---|
181 | return((int_t)(uint8_t) uart_pl011_getchar(p_cellcb));
|
---|
182 | }
|
---|
183 | return(-1);
|
---|
184 | }
|
---|
185 |
|
---|
186 | /*
|
---|
187 | * ã·ãªã¢ã«I/Oãã¼ãããã®ã³ã¼ã«ããã¯ã®è¨±å¯
|
---|
188 | */
|
---|
189 | void
|
---|
190 | eSIOPort_enableCBR(CELLIDX idx, uint_t cbrtn)
|
---|
191 | {
|
---|
192 | CELLCB *p_cellcb = GET_CELLCB(idx);
|
---|
193 | uint32_t reg;
|
---|
194 |
|
---|
195 | reg = sil_rew_mem(UART_IMSC(ATTR_baseAddress));
|
---|
196 | switch (cbrtn) {
|
---|
197 | case SIOSendReady:
|
---|
198 | reg |= UART_IMSC_TXIM;
|
---|
199 | break;
|
---|
200 | case SIOReceiveReady:
|
---|
201 | reg |= UART_IMSC_RXIM;
|
---|
202 | break;
|
---|
203 | }
|
---|
204 | sil_wrw_mem(UART_IMSC(ATTR_baseAddress), reg);
|
---|
205 | }
|
---|
206 |
|
---|
207 | /*
|
---|
208 | * ã·ãªã¢ã«I/Oãã¼ãããã®ã³ã¼ã«ããã¯ã®ç¦æ¢
|
---|
209 | */
|
---|
210 | void
|
---|
211 | eSIOPort_disableCBR(CELLIDX idx, uint_t cbrtn)
|
---|
212 | {
|
---|
213 | CELLCB *p_cellcb = GET_CELLCB(idx);
|
---|
214 | uint32_t reg;
|
---|
215 |
|
---|
216 | reg = sil_rew_mem(UART_IMSC(ATTR_baseAddress));
|
---|
217 | switch (cbrtn) {
|
---|
218 | case SIOSendReady:
|
---|
219 | reg &= ~UART_IMSC_TXIM;
|
---|
220 | break;
|
---|
221 | case SIOReceiveReady:
|
---|
222 | reg &= ~UART_IMSC_RXIM;
|
---|
223 | break;
|
---|
224 | }
|
---|
225 | sil_wrw_mem(UART_IMSC(ATTR_baseAddress), reg);
|
---|
226 | }
|
---|
227 |
|
---|
228 | /*
|
---|
229 | * ã·ãªã¢ã«I/Oãã¼ãã«å¯¾ããå²è¾¼ã¿å¦ç
|
---|
230 | */
|
---|
231 | void
|
---|
232 | eiISR_main(CELLIDX idx)
|
---|
233 | {
|
---|
234 | CELLCB *p_cellcb = GET_CELLCB(idx);
|
---|
235 |
|
---|
236 | if (uart_pl011_getready(p_cellcb)) {
|
---|
237 | /*
|
---|
238 | * åä¿¡éç¥ã³ã¼ã«ããã¯ã«ã¼ãã³ãå¼ã³åºãï¼
|
---|
239 | */
|
---|
240 | ciSIOCBR_readyReceive();
|
---|
241 | }
|
---|
242 | if (uart_pl011_putready(p_cellcb)) {
|
---|
243 | /*
|
---|
244 | * éä¿¡å¯è½ã³ã¼ã«ããã¯ã«ã¼ãã³ãå¼ã³åºãï¼
|
---|
245 | */
|
---|
246 | ciSIOCBR_readySend();
|
---|
247 | }
|
---|
248 | }
|
---|